航空重力数据窗函数法FIR低通数字滤波试验

采用窗函数法FIR低通数字滤波方法,对GT-1A型航空重力系统的测量数据进行了滤波试验研究,获得了一些有意义的结果。试验结果表明,通过选择合适窗形、窗口长度和滤波参数,窗函数法FIR低通数字滤波器是可以在航空重力数据的低通数字滤波处理中发挥应有的作用,获得满意的效果。

胚胎型在线自修复FIR滤波器研究

胚胎电子阵列是受多细胞生物体自修复机制启发,具有在线自修复能力的新型电路。在介绍胚胎电子阵列基本原理的基础上,根据FIR(finite impulse response)滤波器的结构特征,提出一种适用于FIR滤波器的胚胎电子阵列细胞结构,并基于该细胞结构设计了具有快速在线自修复能力的胚胎型FIR滤波器。最后通过实例验证了其滤波功能与在线自修复能力。

基于广义FIR滤波器的电力设备有源噪声控制

针对电力系统设备噪声问题,探讨有源噪声控制的设计方法 ,提出基于广义有限脉冲响应(finite impulse response,FIR)滤波器优化的有源噪声前馈控制算法,同时给出了信号检测传感器的布放方案,并通过误差传感器评价噪声控制的效果。采集了2组电力设备的噪声作为初级声源,并进行有源降噪的仿真,仿真结果显示,频率为50、100和200 Hz的低频噪声成分被降低了12～18 dB,可见,利用有源噪声控制技术实现电力系统设备低频噪声的控制是一种有效的途径。

支持任意系数长度和数据类型的FIR滤波器向量化方法

向量处理器的向量化算法映射是难点问题.提出一种支持任意系数长度和数据类型的FIR滤波器向量化方法,将(Finite Impulse Response)滤波器的卷积计算划分为系数长度步向量乘法和加法计算,每一步的向量乘法和加法计算在各个向量处理单元上并行执行,计算一个输出结果的所有乘法和加法计算都在同一向量处理单元上完成,每次循环能够同时完成向量处理单元数量个输出结果的计算.在向量处理器YHFT-Matrix的实验结果表明,该向量化FIR滤波器能够取得高效的计算性能和加速比.

航空重力数据的等波纹FIR低通滤波试验

为解决航空重力测量中的核心技术之一——强噪声背景下提取微弱重力异常信号的问题,根据等波纹切比雪夫逼近理论,采用瑞米兹(Remez)交换算法设计等波纹线性相位FIR低通滤波器,利用模型数据对该方法进行了验证,并通过GT-1A型航空重力系统测量数据进行滤波试验。结果表明,基于Remez交换算法设计等波纹线性相位FIR低通滤波器,在自由空气重力异常获取的滤波试验中,能获得与GT-1A系统卡尔曼平滑滤波相同的效果。

一种改进的FIR数字滤波器自适应设计方法

提出了一种迭代算法 ,在 FIR数字滤波器的自适应设计过程中自动改变各个频率指标上代价因子的值 ,最终实现代价因子的最优取值。利用这种改进方法 ,可以实现 FIR数字滤波器和设计指标之间的最佳拟合。给出了两个设计实例 ,其中幅度响应每倍频程衰减 6 d B的滤波器 ,可以用于模拟水声阵列接收的宽带海洋噪声 ,而高精度时延的滤波器 ,则可以实现波束形成中所需要的非整数倍采样间隔的时延。

可变带宽FIR数字滤波器的高效加权最小二乘设计及实现

(电子科技大学电子工程学院成都610054)摘要:本文提出一种具有稳定相频响应的可变带宽FIR数字滤波器的高效加权最小二乘设计方法。文中将可变带宽FIR数字滤波器的冲击响应表示成以谱参数为变量的基函数的线性组合,进而利用定系数子滤波器的线性组合来实现,这里可变带宽特性直接由可变谱参数所决定。该方法通过建立加权最小二乘目标函数,简单高效地推导出滤波器系数的优化封闭解表达式,复杂度和计算量大大降低。应用这种滤波器的优点在于只有一个直接决定带宽的可调谱参数,更新机制简单。设计实例证明了该方法的高效性和可变带宽滤波器的有效性。

基于分布式算法的高阶FIR滤波器及其FPGA实现

提出一种新的高阶FIR滤波器的FPGA实现方法。该方法运用多相分解结构对高阶FIR滤波器进行降阶处理,采用改进的分布式算法来实现降阶后的FIR滤波器。设计了一系列阶数从8到1024的FIR滤波器,通过QuartusⅡ7.1的综合与仿真,以及在EP2S60F1020C4FPGA目标器件上的实现结果表明,该方法能够有效地减少硬件资源的使用且满足高速实时性的要求。

结构健康监测系统中FIR滤波器的设计

针对结构健康无线传感器网络监测系统中,需要对节点数据进行预处理问题,采用FPGA(field-programmable gate array)为硬件平台,设计了FIR(finite impulse response)数字滤波器,对节点的数据进行数字滤波处理.设计中利用MATLAB/Simulink、DSP Builder软件对数字滤波器进行建模、滤波系数计算、系统模型仿真和生成相应的VHDL工程文件;利用Quartus-II软件对工程文件进行综合、编译和调试,并且生成相应的底层原理图模块.通过对1 kHz和4 kHz的两个正弦波混合信号进行仿真滤波表明,4 kHz的高频干扰信号被有效地滤除,实现了FIR滤波器的性能.将生成的VHDL代码下载到FPGA中,实现了基于FPGA的FIR滤波器设计.

基于杂交粒子群算法的FIR数字滤波器设计

介绍了杂交粒子群算法的原理,通过三个典型Benchmark函数对该算法的收敛精度进行了测试。将杂交粒子群算法应用到FIR数字滤波器的设计中,从而计算出FIR数字滤波器的系数。通过高通和带通两个实例进行仿真实验,并与Parks-McClellan算法设计的滤波器进行对比,结果表明,采用杂交粒子群算法设计FIR数字滤波器具有更好的通带和阻带特性,是一种有效的方法。

基于有限脉冲变换的FIR滤波器进化设计

结合 FIR傅里叶级数设计法和窗函数的基本原理 ,提出先将 FIR滤波器的脉冲系列自由分布于 - 1～ 1之间 ,然后优化求逆 ,获得预期 FIR滤波器特性的新思路 .根据预期频率特性的指标要求 ,建立脉冲值的优化模型 ,通过遗传算法来求解 .所得的优化解 ,使对应 FIR滤波器的频率特性较好地满足预期频率特性的要求 .该设计具有方法简单、自由度高。

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。

FIR数字滤波在MEMS加速度计中的应用

简要分析了MEMS加速度计应用模型中的噪声来源,介绍了FIR数字低通滤波器的设计方法,并用FPGA实现的FIR滤波器对MEMS加速度计的输出信号进行了实时滤波处理。通过对滤波前后时、频域信号的比较,可以看出采用FIR数字低通滤波器能有效抑制加速度计输出信号中的高频噪声、提高加速度计的测量精度。实验结果表明,滤波前噪声信号标准偏差为1.53×10-5V,经FIR数字低通滤波后的噪声信号标准偏差降低为5.4×10-6V,加速度计的分辨率由126μg提高到42μg。

基于CSD编码的FIR数字滤波器优化设计

研究数字滤波器的动机就在于它正成为一种主要的DSP操作。乘法运算是数字滤波器中的核心操作,其性能的好坏直接影响整个滤波器的特性。采用CSD编码技术来实现对数字滤波器的优化。实验结果表明,该方法的应用能提高乘累加器的运行性能,达到减少资源、优化面积的目的。数据还表明在最优状态下,CSD编码占用的资源仅仅是2C编码的26.7%,DA算法的40.7%。

基于多平台的FIR数字带通滤波器设计及验证

研究有限长单位脉冲响应滤波技术,是超声回波信号处理中滤除噪声的关键问题。有限长单位脉冲响应滤波技术与无限长单位脉冲响应滤波技术相比,只在原点上存在极点具有全局稳定性。分别在多平台下建立FIR数字带通滤波模型,仿真得到滤波前后的波形,由波形对比判定方法的带通滤波效果。再将在Matlab设计中得到的数据文件导入FPGA中,经VHDL编程获得两种环境下的时域仿真图,判定上述环境下的滤波效果。根据参数设置要求在带通滤波器中测试多种频率下的脉冲波形,进行试验验证。表明Matlab和FPGA多平台开发下的FIR数字带通滤波器具有很好的滤波效果。

基于DSP Builder的分布式算法的FIR数字低通滤波器设计

针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。

两字符输入下含公零点FIR-MIMO信道均衡器存在的一个充分条件

针对两字符输入下含公零点的FIR-MIMO(finite impulse response-multiple-input multiple-output)信道的均衡器问题,把含公零点的FIR-SIMO信道均衡器存在性条件推广到了FIR-MIMO信道上。在一定条件下,给出了两字符集输入下信道均衡器存在的一个充分条件及此条件下相应均衡器的具体形式。关于充分条件可行性的实验结果表明,在含公零点的信道中,无论公零点在单位圆内或者圆外,只要满足所给的充分条件,都能够找到正确恢复信号的均衡器。

基于分布式算法有限脉冲响应(FIR)滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。

FIR数字滤波器中乘法模块分析与改进

在数字滤波器理论及常见实现方法的基础上,介绍了能高效实现固定常系数乘法的分布式算法原理,给出了在FPGA中用查找表实现FIR滤波器的算法设计。在乘法设计模块中,根据分析结果对算法的实现进行了改进,给出了减小误差的设计。本设计借助仿真软件对该方案进行验证,仿真实验结果表明此种数字滤波器的实现方法减小了误差,其性能优于传统的数字滤波器。

GPU实现的高速FIR数字滤波算法

针对目前基于GPU的FIR算法速度低、扩展性差的缺点,提出一种高速的多通道FIR数字滤波的并行算法,并利用平衡并行运算负载的技术以及降低内存访问密度的方法进行加速.该算法采用矩阵乘法的并行运算技术在GPU上建立并行滤波模型,通过每个线程在单个指令周期内执行2个信号运算,实现了多通道信号的高速滤波.实验结果表明,在GTX260+平台上,采用文中算法的平均加速比达到了203,效率超过40%,并且具有更好的扩展性.