电量变送器中一种快速高精度的开平方算法

在分析查表开平方算法和浮点数特点的基础上 ,提出一种二进制浮点数与查表法相结合的开平方算法。该算法不仅具有计算简单、运算速度快、精度高的优点 ,而且占用内存少 ,解决了长期以来开平方算法存在耗时长、精度低、存贮数据值范围难以确定的问题。对于 80C196单片机 ,若采用 12MHz晶振 ,利用本算法 ,最大耗时不超过 80 μs,平均耗时为 5 5 μs,最大误差小于 (6 .1× 10 - 3) %。

粒子滤波算法中浮点指数函数的FPGA设计实现

浮点指数运算是粒子滤波算法中的关键运算之一,在信号处理等诸多领域有着十分重要的应用,通过分析Table-driven算法,给出基于Table-driven算法实现浮点指数运算的硬件结构,并以Verilog HDL进行建模仿真及综合,同时将仿真结果与浮点DSP C6701运算结果进行比较。结果表明基于FPGA的浮点指数运算在保持一定精度的条件下,可以获得更快的运算速度。

基于查表法的快速求浮点数平方根方法

在基于浮点DSP的实时运算中,求平方根算法占用了大量的运算时间,成为运算中的瓶颈之一。本文提出一种基于二进制浮点数结构和查表法结合的快速求浮点数平方根方法。理论分析了浮点数平方根和浮点数本身的关系,结合了二进制浮点数结构和查表方式,使求平方根方法只需要移位,加法和查表等简单计算步骤,具有精度高,速度快等优点。把该方法同C语言标准函数库比较,计算时间可降低70%。

基于Goldschmidt算法的高性能双精度浮点除法器设计

针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84 902.261 8μm2,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。

浮点倒数查找表的构造

在浮点除法器的设计中,若用函数迭代或高基数算法进行除法运算,计算开始时,通过浮点倒数查找表获得一个较精确的初始除数倒数近似值,可以减少除法的迭代次数,缩短运算的延迟。即将除数的前几位作为表的一个入口地址,该地址指示的位置存放着满足一定精度的初值倒数近似值。文中详述了几种获得除数倒数近似值的方法,其中包括算法、误差限和精度等。

浮点乘法器中IEEE舍入的实现

描述了浮点乘法器中舍入的基本方法,介绍了一种实现舍入的系统的设计方法和硬件模型,并对它进行了分析,在这种系统设计方法的基础上,提出了一种直接预测和选择的舍入方案。

浮点指数函数的设计与实现

设计了一种用于现代雷达系统的指数函数。设计中,浮点数格式均采用IEEE-754标准32位单精度表示[1]。采用Table-driven算法实现浮点指数函数的运算。为了简化硬件的实现并提高算法实现的精度,引入了CORDIC算法。基于这两种算法结构,提出一种改进结构。采用Verilog语言描述,通过ModelSim6.5b进行仿真,结果表明,在一定的数据范围内,改进后指数函数运算结果的相对误差是传统方法的40%。在TMSC 65nm工艺下综合,频率达到483MHz,满足系统的工作频率要求。

基于FPGA的2底指数函数算法优化与实现

针对指数函数的常见硬件实现方法中存在的计算范围小、误差较大等问题,文中提出一种改进的多项式和查找表相结合的2底指数函数y=2^(x)的浮点硬件实现方法。优化算法采用区间划分的预处理方法将输入x压缩至(-1/512,1/512)后进行指数函数的泰勒级数展开,确保双精度浮点数格式下泰勒级数展开至x^(4)项时精度达到10^(-16),并通过优化中间数据存储策略,减少存储资源消耗。使用Verilog HDL在Xilinx公司的XC7K325T FPGA(Field Programmable Gate Array)上完成优化算法的硬件设计实现与性能测试。结果表明,在双精度浮点数所能表示的值域范围内,文中所设计的电路能够以较少的存储开销支持全定义域指数函数计算,计算精度不低于10^(-16)。

OFDM系统频偏校正研究与DSP实现

OFDM技术的基础是正交多载波,频偏会影响OFDM子载波的正交性,因此频偏估计和频偏校正是OFDM系统中的重要技术。根据TI公司TMS320C6670芯片的处理性能,进行了基于DSP C6670芯片的两种频偏校正方法的设计与实现,即查表法和浮点数累乘法。为了更方便阅读,后期修改和优化,用可读性高的线性汇编代码分别将两种方法进行编程实现。将两种方法的实现代码在CCSv5中运行,对比校正误差和指令消耗周期,得出浮点数累乘法误差小,指令周期消耗少,适用于设计实现的结论。