RISC-V特权架构配置的硬件实现影响研究

RISC-V指令集的模块化设计,能够适用于从低功耗设备到高性能处理器等多个领域.RISC-V特权架构涵盖了系统中除非特权指令集以外的所有内容,包括特权指令以及运行操作系统和连接外部设备所需的附加功能.基于特权架构,分为32位和64位两类,涵盖特权等级、异常处理、物理内存保护、基于页面的虚拟内存和性能计数器等模块的32种配置,探索特权架构配置在不同应用场景下对功能和硬件资源开销的影响.在实现方式上,采用参数化配置来选择系统的特权架构.实验结果表明,根据配置的特权架构不同,在采用相同非特权体系结构的情况下,最多会有28.63%的面积和40.83%的功耗差异.

32位嵌入式RISC微处理器的设计

NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器，在指令系统级与Intel的80960KA完全兼容，具有自主版权，规模约30万等效门．在微体系结构上采用了RISC核心结构，提出了一种基于核心RISC微操作的设计方案，具有简单、通用、灵活的特征，而且为处理器开发更细粒度的并行性提供可能．结合多执行部件、流水执行和乱序执行等先进技术，使得NRS4000既实现了与80960KA的指令系统兼容，又在微体系结构上具有很好的可扩展性．着重讨论了它的RISC核心结构的设计思想和设计实现．NRS4000微处理器的设计采用MentorGraphics工具，用VHDL语言描述、模拟和综合．

高速8位RISC微控制器内核设计

在对传统的MCS51系列单片微控制器的局限性进行分析的基础上,设计了一种基于增强8位RISC构架的微控制器(MCU)内核。该MCU核采用哈佛结构、16位指令字长和8位数据字长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率。计算机仿真验证和FPGA仿真验证的结果表明,该MCU的最高时钟频率和指令执行效率等指标均优于MCS51的5倍以上。

32位RISC微处理器流水线设计

简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。

32位RISC微处理器Load/Store部件的设计

简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。

8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。

一种高速低功耗32位RISC微处理器的设计

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。

高性能RISC微处理器硬件仿真器设计

在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管理 ;包括片上Cache ,其中包括指令Cache(I Cache)和数据Cache(D Cache) ;采用标准SYSAD接口设计 ;包括片上乘除处理单元 (MDU) ;实现精确异常处理 设计采用XILINX公司的xc2v2 0 0 0实现 ,其工作频率为

新一代RISC微处理器的技术特征与趋向

从流水线技术、指令调度技术、Ｃａｃｈｅ设计技术及多媒体支持等方面详细讨论新一代ＲＩＳＣ微处理器的技术特征，并简要论述ＲＩＳＣ微处理器的发展趋向。

新一代RISC微处理器的结构特征

本文简要介绍在全球范围内最具影响的五大RISC集团于1994年底宣布的，1995年陆续上市的五个最新的高性能RISC微处理器（即IBM－Apple－Motorola的PowerPC620、SUN的UltraSPARC、HP的PA－RISC7200、MIPS的R10000和DEC的AlPha21164）的结构特征，并据此对新一代RISC微处理器的结构设计思想进行分析。

现代EDA技术在RISC模型机中的应用

RISC自二十世纪八十年代后期兴起后一直是计算机发展的主流 ,因此学习和掌握 EDA技术及 RISC的设计原理 ,采用现代 EDA技术设计一台 RISC模型机 ,对进一步深入研究 EDA技术在新一代微处理器中的应用具有重大的意义。文中主要介绍了 RISC微处理器设计遵循的一般原则 ,RISC模型机的内部结构设计原理及硬联线控制器的 VHDL软件设计方法。

RISC3200的MDS-II指令集扩展

通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200的媒体核心算法的处理性能提高2-5倍左右。

嵌入式单精度扩展浮点RISC微处理器的设计

文章介绍了一种单精度浮点RISC微处理器的核心设计思想,改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL,并设计了嵌入式128KSRAM,最后用UMC0.25滋mCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明:微处理器工作主频达到50MHz,全部共88条指令运行正常。

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计,对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析,以确保系统的程序能正确执行。最后,给出了流水线读取EEPROM的电路实现组织结构。

RISC微处理器的EDA设计与应用

在采用定长 CPU周期设计的 RISC微处理器解释指令时 ,为了保证 CPU周期的完整性而降低了 CPU的效率。通过异步信号将节拍电位寄存器复位的不定长 CPU周期设计的 RISC微处理器 ,在运行相同的机器语言程序时 ,明显快于采用定长 CPU周期的微处理器。

操作系统与嵌入式RISC体系结构

本文主要从存储器管理,中断处理与处理机管理等三个方面,讨论了嵌入式RISC微处理机如何从体系结构上支持操作系统实现的问题.

32位嵌入式RISC微处理器设计与实现

本文完成了32位嵌入式RISC微处理器设计,其指令系统与MIPS32兼容。文章着重研究了该处理器的指令系统与整体架构,给出了核心模块设计,并采用MentorGraphics公司ModelSim进行了功能仿真。最后,采用Altera公司提出的灵活、高效的片上系统设计方案――SOPC,结合Altera公司的FPGA,设计了专用实验电路,对自行设计的32位嵌入式RISC微处理器进行了正确性验证。

基于RISC-V的SOPC电子系统设计实验研究

该实验设计在电子系统设计相关教学中引入嵌入开源软核微处理器的片上可编程系统SOPC(system on programmable chip)技术,不仅能够让更多学生学习集成电路初步设计方法,而且能够通过自主设计SOPC系统培养其创新能力。该文首先对SOPC电子系统设计的现状进行了分析,提出了基于RISC(reduced instruction set computer)-V开放指令集架构的微处理器进行SOPC系统设计教学,之后介绍了RISC-V微处理器的选择和移植方法,最后介绍了基于RISC-V微处理器的四个层次的实验设计原则和设计出的具体实验项目。

基于RISC-V的嵌入式多指令集处理器设计及实现

软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RISC-V处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件,该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行RISC-V程序性能的75.5%.相较于仅使用二进制翻译支持ARM Thumb,该处理器运行ARM Thumb程序的性能提升了3.1倍,面积开销则下降了7.8%.

32位RISC嵌入式微处理器流水线设计

介绍了一32位RISC嵌入式微处理器(取名为Moon Core)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法。