应用于数字音频的二阶Sigma-Delta调制器设计

设计了一个应用于数字音频处理芯片的Sigma-Delta调制器,为了提高模数转换器的解析度,采用稳定的二阶结构,通过提高过采样率来实现.采用HJTC0.18μm CMOS工艺,在1.8V电压下设计过采样率为256的二阶开关电容调制器,使用Hspice和MATLAB对电路进行了仿真分析,结果表明可以达到92.5dB的信噪比,有效位数约16位.

生化微传感SOC片内嵌入ADC的设计与实现

首先根据生化微传感SOC的应用场合和微传感器的特点,选定CR SAR ADC作为片内嵌入类型;基于SOC的标准CMOS工艺实现和低功耗的设计目标,分别进行了电容阵列、比较器、开关阵列和SAR控制逻辑等组成单元全定制原理图、版图设计,实现了片内嵌入10位ADC的整体芯片.流片实测结果DNL、INL最大值分别为+/-1.0LSB、+/-1.5LSB,功耗仅为4.62mW,满足生化微传感SOC数据转换的片内嵌入要求.

全差分高速低电压锁存比较器的设计

全差分锁存比较器在各种模数转换器中有着广泛的应用,其失调电压对于模数转换的精度有着直接的影响。本文提出了一种全差分高速低电压锁存比较器,着重对其失调电压和速度进行了优化。在0.25μm标准CMOS IHP工艺条件下,采用了Cadence Spectre进行了仿真,结果表明,当工作频率为200MHz,供电电压为1.5V,延时仅为1.81ns,失调电压为27.69mV。

一种8 Bit 10 GHz SiGe BiCMOS比较器

SiGeBiCMOS提供了性能极其优异的HBT(异质结晶体管),其ft超过70GHz,β>120,高线性,低噪声,非常适合高频领域应用。本文基于SiGeBiCMOS工艺,提出了一种高性能全差分超高速比较器,它由宽带宽前置放大器、改进的主从式锁存器组成。采用3.3V单电压源,比较时钟超过10GHz,差模信号电压输入量程为0.8V,输出差模电压为0.4V,输入失调电压约2.5mV,用于8位两步闪烁式A/D转换器。

一种应用于CAN收发器的宽输入范围的迟滞比较器设计

为了将CAN(Controller Area Network)总线上的-12~12 V的信号转化为0~5 V的串行数字信号,设计了一种应用于CAN收发器的宽输入范围的迟滞比较器。实现的方案是先使用电阻将电源和总线上的信号线性叠加得到5 V电压内的信号,再使用全差分放大器进行钳位,使用共模反馈稳定共模工作点,最后使用对尾电流进行温度补偿的内部正反馈的迟滞比较器比较得到数字信号。基于VIS 0.4μm BCD工艺,使用Hspice进行了仿真验证。仿真结果表明:电路能够将-12~12 V的电压比较得到正确的数字信号。在常温即25℃,TT工艺角下,迟滞门限为108.9 mV。在温度从-40℃~125℃变化时,迟滞门限电压变化小于9.16 mV,温度系数为0.0555 mV/℃。

一种5位10 GHz SiGe BiCMOS比较器

SiGe BiCMOS提供了性能极其优异的异质结晶体管(HBT),其ft超过70 GHz,β>120,并具有高线性、低噪声等特点,非常适合高频领域的应用。基于SiGe BiCMOS工艺,提出了一种高性能全差分超高速比较器。该电路由宽带宽前置放大器和改进的主从式锁存器组成,采用3.3 V单电压源,比较时钟超过10 GHz,差模信号电压输入量程为0.8 V,输出差模电压0.4 V,输入失调电压约2.5 mV;工作时钟10 GHz时,用于闪烁式A/D转换器可以达到5位的精度。