期刊文献+
共找到35篇文章
< 1 2 >
每页显示 20 50 100
晶粒尺寸对多层陶瓷电容器可靠性能的影响与机理
1
作者 吕烨同 覃业霞 +2 位作者 王梅 杨帅俊 张蕾 《华南师范大学学报(自然科学版)》 CAS 北大核心 2024年第3期1-8,共8页
通过改变BaTiO_(3)基薄层多层陶瓷电容器(MLCC)的晶粒尺寸,探究其对MLCC性能的影响。通过拉曼光谱、电容温度系数(TCC)曲线、偏压特性、伏安(I-V)特性曲线、变温阻抗谱、击穿电压威布尔分布(BDV)和高加速寿命老化(HALT)等全面系统研究... 通过改变BaTiO_(3)基薄层多层陶瓷电容器(MLCC)的晶粒尺寸,探究其对MLCC性能的影响。通过拉曼光谱、电容温度系数(TCC)曲线、偏压特性、伏安(I-V)特性曲线、变温阻抗谱、击穿电压威布尔分布(BDV)和高加速寿命老化(HALT)等全面系统研究了晶粒尺寸对MLCC的电学性能和可靠性的影响。结果表明:晶粒尺寸显著影响MLCC的偏压稳定性和可靠性。细晶粒MLCC由于具有较高的晶界密度,使其晶界、界面激活能和肖特基势垒得以提高,显著增强了器件的击穿强度和抗老化能力,展现出更好的可靠性。研究结果可以为国内MLCC性能提升提供理论支持和技术指导。 展开更多
关键词 陶瓷电容器 钛酸钡 晶粒尺寸 晶界密度 可靠性
下载PDF
一种高容MLCC介质层陶瓷晶粒的分析方法
2
作者 林显竣 李冬梅 +1 位作者 黄木生 吴炜坚 《节能技术》 CAS 2024年第4期359-361,381,共4页
片式多层陶瓷电容器(MLCC)介质层中陶瓷晶粒的尺寸、形状以及分布对于改善并提高MLCC的性能具有重要的研究意义。为了分析高容MLCC介质层的陶瓷晶粒的形貌,本文采用氯化铁置换MLCC剖面金属电极层,再放入箱式气氛炉进行热腐蚀,利用扫描... 片式多层陶瓷电容器(MLCC)介质层中陶瓷晶粒的尺寸、形状以及分布对于改善并提高MLCC的性能具有重要的研究意义。为了分析高容MLCC介质层的陶瓷晶粒的形貌,本文采用氯化铁置换MLCC剖面金属电极层,再放入箱式气氛炉进行热腐蚀,利用扫描电子显微镜对热腐蚀后的样品进行分析。采用化学腐蚀和热腐蚀相结合的方法,结果表明:经过氯化铁腐蚀内电极后,利用箱式氮气气氛炉,升温速率30℃/min,并控制最高温度和保温时间,腐蚀出的陶瓷晶粒边界清晰,周围无金属电极膨胀遮挡。本文的研究方法可应用于MLCC介质层陶瓷晶粒的分析。 展开更多
关键词 片式多层陶瓷电容器 陶瓷晶粒 氯化铁 箱式气氛炉 热腐蚀
下载PDF
La掺杂对(In_(0.5)Nb_(0.5))_(0.10)Ti_(0.90)O_(2)陶瓷微观结构和介电性能的影响
3
作者 张翠玲 陈建宾 《现代化工》 CAS CSCD 北大核心 2024年第3期182-187,共6页
In和Nb共掺杂TiO_(2)(INTO)陶瓷在100 kHz以下的巨大介电常数源于内部势垒层电容效应。根据这种电容效应,通过增加晶界对介电性能的贡献来降低其低频介电损耗。因此,将La掺杂到INTO陶瓷中,通过细化晶粒并增加晶界数量来降低陶瓷制备过... In和Nb共掺杂TiO_(2)(INTO)陶瓷在100 kHz以下的巨大介电常数源于内部势垒层电容效应。根据这种电容效应,通过增加晶界对介电性能的贡献来降低其低频介电损耗。因此,将La掺杂到INTO陶瓷中,通过细化晶粒并增加晶界数量来降低陶瓷制备过程中的能耗。结果表明,La掺杂减小了INTO陶瓷的晶粒尺寸,增加了陶瓷中晶界的数量,并且陶瓷中析出LaNbTiO_(6)二次相,在陶瓷晶粒之间形成高阻态的相界,降低陶瓷的低频介电损耗,优化了陶瓷介电常数的频率稳定性。 展开更多
关键词 共掺杂TiO_(2)陶瓷 内阻挡层电容效应 低频介电损耗 晶界数量 相界
下载PDF
Optimizing the grain size and grain boundary morphology of (K,Na) NbO_(3)-based ceramics: Paving the way for ultrahigh energy storage capacitors 被引量:6
4
作者 Xiaozhi Wang Yu Huan +4 位作者 Peiyao Zhao Xiaoming Liu Tao Wei Qiwen Zhang Xiaohui Wang 《Journal of Materiomics》 SCIE EI 2021年第4期780-789,共10页
Relaxor dielectric ceramic capacitors are very attractive for high-power energy storage.However,the low breakdown strength severely restricts improvements to the energy storage density and practical application.Here,a... Relaxor dielectric ceramic capacitors are very attractive for high-power energy storage.However,the low breakdown strength severely restricts improvements to the energy storage density and practical application.Here,a strategy of designing small grain sizes and abundant amorphous grain boundaries is proposed to improve the energy storage properties under the guidance of phase field theory.0.925(K_(0.5)Na_(0.5))NbO_(3)-e0.075Bi(Zn_(2/3)(Ta_(0.5)Nb_(0.5))1/3)O_(3)(KNNe-BZTN)relaxor ferroelectric ceramic is taken as an example to verify our strategy.The grain sizes and grain boundaries of the KNNeBZTN ceramics are carefully controlled by the high-energy ball milling method and twoestep sintering strategy.Impedance analysis and diffusion reflectance spectra demonstrate that KNNeBZTN ceramics with a small grain size and abundant amorphous grain boundary exhibit a lower charge carrier concentration and higher band gap.As a consequence,the breakdown electric field of KNNeBZTN ceramics increases from 222 kV/cm to 317 kV/cm when the grain size is decreased from 410 nm to 200 nm,accompanied by a slightly degraded maximum polarization.KNNeBZTN ceramics with an average grain size of~250 nm and abundant amorphous grain boundaries exhibit optimum energy storage properties with a high recoverable energy density of 4.02 J/cm^(3) and a high energy efficiency of 87.4%.This successful local structural design opens up a new paradigm to improve the energy storage performance of other dielectric ceramic capacitors for electrical energy storage. 展开更多
关键词 grain size grain boundary KNN-based dielectric ceramic capacitors Energy storage properties Breakdown strength Two-step sintering strategy
原文传递
Study on the Continuous Transition From PTC Effect to GBBL Capacitor of Semiconducting BaTiO_3 Ceramics——Grain Boundary Barrier Model 被引量:1
5
作者 郑振华 缪容之 陈羽 《Science China Mathematics》 SCIE 1994年第3期348-356,共9页
The Daniels’ barium vacancy layer model of semiconducting BaTiO3 ceramics is analyzed.A grain boundary barrier model with both acceptor states of grain boundary and barium vacancy diffusion layers for the transition ... The Daniels’ barium vacancy layer model of semiconducting BaTiO3 ceramics is analyzed.A grain boundary barrier model with both acceptor states of grain boundary and barium vacancy diffusion layers for the transition from PTC effect to grain boundary barrier layer (GBBL) capacitor is proposed.The proposed model solves the problem occurring in Daniels’ model and makes it possible to calculate physical properties of semiconducting BaTiO3 ceramics and relevant devices. 展开更多
关键词 SEMICONDUCTING BATIO3 ceramicS PTC effect GBBL capacitor grain boundary barrier model
原文传递
热分解氧化反应对TiO_2电容压敏电阻器性能的影响 被引量:7
6
作者 罗建军 方湘怡 武明堂 《无机材料学报》 SCIE EI CAS CSCD 北大核心 2000年第1期93-96,共4页
研究了具有热分解氧化反应的CuO、MnO2等的一类氧化物对TiO2压敏电阻器性能的影响,采用C—V分析、I—V测量和介电测量等实验手段,分析了它们的作用机理.结果发现,在晶界处发生的热分解氧化反应能增加界面态密度,提... 研究了具有热分解氧化反应的CuO、MnO2等的一类氧化物对TiO2压敏电阻器性能的影响,采用C—V分析、I—V测量和介电测量等实验手段,分析了它们的作用机理.结果发现,在晶界处发生的热分解氧化反应能增加界面态密度,提高晶界势垒高度,从而改善TiO2电容压敏电阻器的非线性性能. 展开更多
关键词 电容压敏电阻器 热分解 二氧化钛 电阻器 氧化
下载PDF
SrTiO_3陶瓷晶界层电容器材料的晶界研究——Ⅰ.晶界结构 被引量:2
7
作者 宋祥云 徐保民 +2 位作者 温树林 王鸿 殷之文 《硅酸盐学报》 EI CAS CSCD 北大核心 1993年第4期333-338,共6页
利用高分辨电镜研究了低温一次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构,发现在西晶粒间存在着4种典型的晶界类型。通过构筑晶界形成的结构模型,揭示了两晶粒间晶界形成的特征,认为两晶粒间晶界相的形成既与两晶粒间的液相成份和杂... 利用高分辨电镜研究了低温一次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构,发现在西晶粒间存在着4种典型的晶界类型。通过构筑晶界形成的结构模型,揭示了两晶粒间晶界形成的特征,认为两晶粒间晶界相的形成既与两晶粒间的液相成份和杂质组成有关,亦与两晶粒的相对取向有关。此外,还与两次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构作了比较。 展开更多
关键词 钛酸锶 陶瓷 晶界 电容器 结构
下载PDF
SrTiO_3陶瓷晶界层电容器材料的晶界研究——Ⅱ.晶界模型与材料电性能 被引量:3
8
作者 徐保民 宋祥云 +2 位作者 王鸿 殷之文 温树林 《硅酸盐学报》 EI CAS CSCD 北大核心 1993年第6期519-527,共9页
根据低温一次烧结SrTiO_3陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性,建立了具有复合晶界特征的晶界等效电路模型,据此解释了材料的I-V非线性特性和介电-电压特性。认为低施主掺杂的材料,击穿区的I-V非线性特性... 根据低温一次烧结SrTiO_3陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性,建立了具有复合晶界特征的晶界等效电路模型,据此解释了材料的I-V非线性特性和介电-电压特性。认为低施主掺杂的材料,击穿区的I-V非线性特性主要是由通过“洁净”晶界和窄晶界的隧道电流引起的,从而与温度无关;而高施主掺杂的材料,击穿区的I-V非线性特性既包括通过“洁净”晶界和窄晶界的隧道电流,亦包括通过宽晶界的雪崩击穿电流,从而与温度有关。在低的直流偏压下,材料的电容量随偏压变化很小,但由通过“洁净”晶界和部分窄品界而贯穿样品的热激发漏导电流的存在,使材料的介电损耗明显增加。 展开更多
关键词 钛酸锶陶瓷 晶界层电容器 晶界模型
下载PDF
一次低烧SrTiO_3基晶界层电容器的研究 被引量:3
9
作者 周和平 曾剑平 +1 位作者 杜晓锋 王玲玲 《硅酸盐学报》 EI CAS CSCD 北大核心 1995年第4期444-447,共4页
研究了以Li_2CO_3为助烧结剂、Sr(Li_(1/4)Nb_(3/4))O_3为施主掺杂剂、Bi_2O_3和SiO_2为晶界绝缘剂的SrTiO_3基晶界层电容器的一次低温烧成技术。初步探索了Ti/Sr比值、施主掺... 研究了以Li_2CO_3为助烧结剂、Sr(Li_(1/4)Nb_(3/4))O_3为施主掺杂剂、Bi_2O_3和SiO_2为晶界绝缘剂的SrTiO_3基晶界层电容器的一次低温烧成技术。初步探索了Ti/Sr比值、施主掺杂剂、绝缘剂对显微结构及介电性能的影响。在1150℃饶成温度下,获得了ε_(app)>3.5×10 ̄4;ρ>1.0×10 ̄(11)Ω·cm;tgδ<1.0%;△C/C<±5.0%(-25~+85℃)的SrTiO_3基晶界层电容器材料。 展开更多
关键词 钛酸锶 烧成 晶界层电容器 一次烧成 电容器
下载PDF
晶界势垒对晶界层电容器性能的影响 被引量:1
10
作者 钟吉品 王鸿 殷之文 《无机材料学报》 SCIE EI CAS CSCD 北大核心 1990年第2期126-131,共6页
本文从晶界势垒的角度研究了中间夹层的 Schottky 晶界势垒对晶界层电容的介电常数、工作电压等电性能的影响。对在空气中烧成和在还原气氛中烧成的 SrTiO_3晶界层电容器电性能的较大差别给予了一些解释。
关键词 半导体陶瓷 陶瓷电容器 晶界势垒
下载PDF
晶界层电容器晶界重新绝缘化研究 被引量:3
11
作者 张树人 王鸿 《硅酸盐学报》 EI CAS CSCD 北大核心 1989年第1期18-23,共6页
试验了不同涂复材料对晶界层电容器晶界重新绝缘的作用,探讨了它们使晶界重新绝缘的机理和特点。不同的涂复材料在晶界重新绝缘过程中的作用不同,对晶界层电容器的性能有较大的影响。实验表明:涂复金属氧化物有利于提高材料的耐压性能... 试验了不同涂复材料对晶界层电容器晶界重新绝缘的作用,探讨了它们使晶界重新绝缘的机理和特点。不同的涂复材料在晶界重新绝缘过程中的作用不同,对晶界层电容器的性能有较大的影响。实验表明:涂复金属氧化物有利于提高材料的耐压性能。涂复PbO-Bi_2O_3-B_2O_3可改善材料的温度特性。涂复CuO可改善材料的频率特性。涂复PbO-Bi_2O_3-B_2O_3-CuO可使材料呈现良好的综合性能。 展开更多
关键词 晶界层电容器 晶界重新绝缘 电容器
下载PDF
高频感应加热法制备 SrTiO_3 BLC 半导瓷 被引量:1
12
作者 陈章其 汪云华 吴冲若 《东南大学学报(自然科学版)》 EI CAS CSCD 1997年第6期118-122,共5页
采用真空高频感应加热法制备SrTiO3晶界层电容器半导瓷,研究了掺杂材料、掺杂量、烧结温度、保温时间、成型密度等对半导瓷性能结构的影响.所制备的半导瓷经二次烧结成的SrTiO3BLC,其视在介电常数Keff>3×... 采用真空高频感应加热法制备SrTiO3晶界层电容器半导瓷,研究了掺杂材料、掺杂量、烧结温度、保温时间、成型密度等对半导瓷性能结构的影响.所制备的半导瓷经二次烧结成的SrTiO3BLC,其视在介电常数Keff>3×104,损耗角正切tanδ≈10-2,绝缘电阻率ρ>1010Ω·cm. 展开更多
关键词 半导体陶瓷 晶界层电容器 高频感应加热法
下载PDF
复合散SrTiO_3基半导体陶瓷的压敏特性 被引量:1
13
作者 徐廷献 薄占满 +1 位作者 曲远方 鲁燕萍 《天津大学学报》 EI CAS CSCD 1994年第6期698-706,共9页
研究了4种复合氧化物(PbO-Bi2O。-B2O3,MnO-Bi2O3,Na2O-SiO2和LiNbO3)为扩散剂对半导化的SrTiO3基陶瓷显微结构、压敏和介电特性的影响.在实验基础上,提出了新的晶界势垒模型.
关键词 半导体陶瓷 复合氧化物 晶界势垒
下载PDF
空气中一次烧成Ln_2O_3掺杂srTiO_3 GBBLC的研究 被引量:2
14
作者 范福康 周洪庆 《硅酸盐学报》 EI CAS CSCD 北大核心 1990年第3期219-227,共9页
本文采用空气中一次高温还原烧成、快冷至中温氧化新工艺,系统地研究了稀土氧化物Ln_2O_3(Ln—La、Sm、Dy)掺杂对SrTiO_3半导瓷晶界阻挡层电容器(简称GBBLC)结构和性能的影响。获得了介电常数ε≥50000、介质损耗tgδ≤0.010、绝缘电阻... 本文采用空气中一次高温还原烧成、快冷至中温氧化新工艺,系统地研究了稀土氧化物Ln_2O_3(Ln—La、Sm、Dy)掺杂对SrTiO_3半导瓷晶界阻挡层电容器(简称GBBLC)结构和性能的影响。获得了介电常数ε≥50000、介质损耗tgδ≤0.010、绝缘电阻率ρ≥10^(10)Ω·cm、介电常数温度系数(-25℃—85℃)α=±(10—12)%的La_2O_3掺杂SrTiO_3GBBLC_o其综合性能、稳定性、重复性好。实验结果表明:不同种类的La_2为_3掺杂对SrTiO_3显微结构和性能有很大彤响。提出了不同掺杂量时,Ln_2O_3掺杂SrTiO_2的晶粒缺陷机制。用XRD测定了Ln_2O_3掺杂SrTiO3的晶胞常数,SEM分析显示:Dy_2O_3、Sm_2O_3掺杂比La_2O_3掺杂的SrTiO_3晶粒生长缓慢,且Sm_2O_3掺杂的SrTiO_3晶粒生长呈取向分布。研究了非化学计量比对稀土氧化物掺杂SrTiO_2GBBLC的影响:探讨了烧成制度对性能的影响。 展开更多
关键词 稀土氧化物 晶界层 电容器
下载PDF
制备工艺和添加剂对TiO_2体系陶瓷的复合功能特性的影响 被引量:1
15
作者 宋朝文 徐庆 黄端平 《陶瓷学报》 CAS 2007年第3期195-198,共4页
TiO2体系复合功能陶瓷是一种兼有压敏功能和介电性能的新型功能陶瓷材料,具有压敏电压低、非线性系数高、介电常数大等优点,在微小型电子设备与器件中有广泛的用途。本文从制备工艺、添加改性等方面分析了TiO2体系复合功能陶瓷的研究现... TiO2体系复合功能陶瓷是一种兼有压敏功能和介电性能的新型功能陶瓷材料,具有压敏电压低、非线性系数高、介电常数大等优点,在微小型电子设备与器件中有广泛的用途。本文从制备工艺、添加改性等方面分析了TiO2体系复合功能陶瓷的研究现状,并对其发展方向进行了展望。 展开更多
关键词 TiO2体系陶瓷 低压压敏电阻器 晶界层电容器 复合功能
下载PDF
掺杂Dy^(3+)对SrTiO_3晶界层电容器组织性能的影响
16
作者 陈显明 黄勇 《兵器材料科学与工程》 CAS CSCD 2009年第4期47-49,共3页
研究掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响。Dy3+的加入,在含量较低时可以降低晶粒的界面能,从而可以促进晶粒的长大;而在含量较高时,会引起较高的形变能,为降低形变能,Dy3+易于在晶界上析出第二相质点,这些第二相质点具有细化... 研究掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响。Dy3+的加入,在含量较低时可以降低晶粒的界面能,从而可以促进晶粒的长大;而在含量较高时,会引起较高的形变能,为降低形变能,Dy3+易于在晶界上析出第二相质点,这些第二相质点具有细化晶粒的作用。晶界层电容器的有效相对介电常数是由晶粒的大小、晶界层的介电常数和晶界层厚度所决定的。因此,瓷料的配方和制造工艺必须保证晶粒的生长和形成致密均匀的晶界,才有良好的性能。通过配方的调整,瓷片获得了良好的组织与综合性能:ε=68 000,tgδ=1.86×10-2,ρ50v=20 GΩ.cm,VB(DC)=620 V.mm-1,|△C.C-1(-25~+125℃)|=7.4%。 展开更多
关键词 SRTIO3 晶界层电容器 组织性能 DY 陶瓷
下载PDF
烧结温度对PTC陶瓷晶界势垒特性的影响
17
作者 陈亚杰 刘培生 《电子元件与材料》 CAS CSCD 1995年第3期47-50,共4页
研究了两种温度下烧成的BaTiO3基PTC半导体陶瓷的晶界特性。利用海旺模型定量计算了这两个样品的受主表面态密度Nso,以及在不同温度下的晶界势垒高度φ0。同时,,分析了样品表观相对介电系数ε'm与温度T的关系,发现... 研究了两种温度下烧成的BaTiO3基PTC半导体陶瓷的晶界特性。利用海旺模型定量计算了这两个样品的受主表面态密度Nso,以及在不同温度下的晶界势垒高度φ0。同时,,分析了样品表观相对介电系数ε'm与温度T的关系,发现在居里温度Tc以上40~60℃较窄的温区内服从居里-外斯定律。 展开更多
关键词 半导体陶瓷 晶界势垒 烧结温度 正温度系数
下载PDF
三种不同SrCO_3粉料对空气中一次烧成SrTiO_3GBBLC的性能影响
18
作者 黄新友 肖尊文 +2 位作者 徐海洋 陈学文 高春华 《景德镇陶瓷学院学报》 1994年第2期39-45,共7页
借助XRD、SEM、粒度分析仪,研究了三种常用的不同SrCO_3粉料对空气中一次烧成晶界层电容器(GBBLC)性能的影响。研究结果表明,当SrCO_3中含有多量的受主杂质离子(如Ca^(2+)等)或/和呈严重颗粒团聚状态,阻止GBBLC陶瓷的半导化,从而影响其... 借助XRD、SEM、粒度分析仪,研究了三种常用的不同SrCO_3粉料对空气中一次烧成晶界层电容器(GBBLC)性能的影响。研究结果表明,当SrCO_3中含有多量的受主杂质离子(如Ca^(2+)等)或/和呈严重颗粒团聚状态,阻止GBBLC陶瓷的半导化,从而影响其介电性能。 展开更多
关键词 晶界层电容器 陶瓷 烧成 碳酸锶 钛酸锶 XRD SEM 粒度分析仪
下载PDF
二次热处理的SrTiO_3压敏陶瓷电性能的研究 被引量:1
19
作者 牛丽霞 周方桥 +1 位作者 陈志雄 庄严 《电子元件与材料》 CAS CSCD 北大核心 2005年第5期11-13,共3页
采用逐层研磨及电测量的方法,对800~1050℃不同温度下,热处理的SrTiO3陶瓷电容–压敏元件的表面氧化层进行了研究.结果表明:该类元件存在明显的表面氧化层结构,且随着热处理温度升高,表面氧化层厚度增大,800~1000℃不同温度热处理的样... 采用逐层研磨及电测量的方法,对800~1050℃不同温度下,热处理的SrTiO3陶瓷电容–压敏元件的表面氧化层进行了研究.结果表明:该类元件存在明显的表面氧化层结构,且随着热处理温度升高,表面氧化层厚度增大,800~1000℃不同温度热处理的样品,其表面氧化层厚度为26~107μm;表面氧化层内扩散氧的浓度和晶界势垒的高度是由表及里逐渐减小的. 展开更多
关键词 电子技术 钛酸锶压敏陶瓷 表面氧化层 晶界势垒 二次热处理 SRTIO3
下载PDF
SrTiO_3晶界层电容陶瓷的介电性能与晶粒大小的关系 被引量:1
20
作者 李慧娟 董浩 +3 位作者 石大为 何创创 庞锦标 杨昌平 《湖北大学学报(自然科学版)》 CAS 2019年第2期137-141,146,共6页
采用二次烧结法制备SrTiO_3(STO)多晶陶瓷,研究瓷片介电性能与烧结温度和晶粒大小的关系.实验结果表明,STO晶粒尺寸随烧结的温度呈现先升高后下降的变化,相应的介电常数与晶粒变化类似,即随着温度升高先升后降.在保证还原性气体比例不... 采用二次烧结法制备SrTiO_3(STO)多晶陶瓷,研究瓷片介电性能与烧结温度和晶粒大小的关系.实验结果表明,STO晶粒尺寸随烧结的温度呈现先升高后下降的变化,相应的介电常数与晶粒变化类似,即随着温度升高先升后降.在保证还原性气体比例不变的条件下,STO瓷片的介电性能在1 440℃烧结2 h时达到最佳,介电常数为24 000,损耗在0. 02左右,温度系数小于20%.该结果基本达到Ⅲ类瓷技术标准,可广泛用于低频高介电路中. 展开更多
关键词 SrTiO3介电陶瓷 晶界层电容 介电常数 二次烧结法
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部