基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。

基于SoC FPGA的中频数字接收机设计与实现

为实现车载式接收机小型化、低功耗的要求,基于Altera公司SoC架构Cyclone V系列芯片,采用软硬件协同的设计方法,完成了宽带中频数字接收机的设计。该设计集成A/D芯片、DDR3存储芯片、GPS芯片等外围电路,在FPGA部分实现了中频信号扫频、单包或连续采集、数字下变频、频谱分析,在ARM处理器部分搭建了Linux操作系统,实现了ITU参数测量、音频解调、场强计算等功能,FPGA与ARM之间采用AXI总线传输数据,实测传输速率达到7.2Gb/s,保证了数据的连续性与实时性。

基于Altera SoC FPGA的图像采集系统设计

该设计利用Altera公司的DE1-SoC开发板和友晶科技的D5M模块实现了基于SoC FPGA的图像采集系统。详细介绍了基于Altera SoC FPGA的嵌入式系统设计方法,包括基于Qsys的系统硬件设计和基于SoC EDS开发套件的ARM硬核处理器软件设计。该设计在Altera公司提供的可以正常运行Linux操作系统的参考设计的基础上,添加了所需要的硬件模块和应用软件,最后通过板级验证实现了系统功能。

实时嵌入式软件仿真测试平台的体系结构设计

从实时嵌入式软件测试平台的需求出发 ,分析了实时嵌入式软件测试对计算机体系结构的要求 。

基于杂交遗传算法的多处理器硬实时容错调度算法

传统的硬实时容错调度算法获得了较好的容错性能,但其任务拒绝率、处理器分配偏差比例以及最早完成时间等性能参数不佳,对此提出了一种基于杂交遗传算法的优化方案,并对传统的硬实时容错算法进行优化。采用了中心型调度模型,并采用了任务备份方案来实现容错能力。将任务拒绝率、处理器分配偏差比例以及最早完成时间三个优化参数作为遗传算法适应度目标函数的三个带权分量,对其进行优化,通过遗传算法的杂交与迭代计算获得了优化的结果。最终使用不同的任务数量与处理器数量的组合对本算法与传统算法进行对比实验,结果可看出本算法的三个优化参数明显优于传统算法,且总适应度值亦比传统算法有明显改进。