一种应用于高精度ADC的可编程增益放大器的设计

设计了一种应用于高精度ADC的可编程增益放大器(PGA)。整体环路采用可调节的反馈电阻来调节增益,同时适配可调节的反馈电容来稳定环路工作带宽。内部核心运放采用折叠共源共栅级加轨对轨共源级的两级全差分结构,其输入管采用PMOS管来降低噪声,同时使用输入尾电流监控和增益提高技术来提高环路的精度。仿真结果表明,该PGA对3种不同输入幅度的信号处理后,3 dB带宽稳定在13 kHz附近,信噪比均在100 dB以上,符合高精度ADC对前端信号处理的需求。

基于地磁场信号采集电路的Σ-Δ型ADC设计

为了满足大动态范围、高精度、低噪声地磁数据采集的发展需求,采用一种24位Σ-Δ型ADC7192用于三路数据采集的方法。该方法通过使用可编程增益阵列调理交流放大部分减小了整体电路规模和功耗。针对野外等特殊应用场所引入二次数字(模拟)电源、自校准、满量程校准和ADC内部滤波器,降低其噪声的同时又抑制了50 Hz工频干扰。后期硬件测试对采集数据进行了对比分析,功耗为4.35 m A、测量精度可达70μG的技术指标。

基于高精度采样和控制系统的扫描电子显微镜高压高稳定电源

针对扫描电子显微镜(Scanning Electron Microscopy,SEM)高分辨率和全天候工作的严格要求,提出并研制了具备高稳定度以及绝缘性能优良的200 kV高稳定性高压直流电源。实验表明该系统能达到3.42‰的开关纹波和2.45‰的工频纹波,每小时的长期稳定性达到0.093‰~0.158‰,能够满足SEM对纹波和稳定性的要求。

一种可变分辨率ADC结构

高速快闪式ADC(Flash ADC)采用全并行结构,具有很高的模数转换速率,但分辨率较低。本文将dither(抖动)技术与高速快闪式ADC结合,提出一种可变分辨率ADC结构,能够在信号频率较低时,将高速ADC的速度转化为量化精度,提高ADC量化分辨率。本文首先对dither技术提高快闪式ADC分辨率的原理做出了理论分析,给出了可变分辨率的ADC系统结构,并Matlab环境下对这种结构进行了仿真验证。

8通道24位△-∑型A/D转换器ADS1216的原理及应用

ADS1216是TI公司推出的低功耗、高精度、8通道、24位△-∑型模数转换器,其内部集成了输入模拟多路开关、输入缓冲器、可编程增益放大器、可编程数字滤波器。文中介绍了ADS1216的主要特点、工作原理、典型应用实例及应用程序,最后给出了ADS1216的一些使用要点及设计经验。

一种高精度单极性交流电有效值测量电路设计

交流电的精确计量是众多用电行业终端设备不可或缺的基本需求。为了实现这一目标,采用单片机、电流互感器、电压互感器和单极性模数转换器设计了一种高精度单极性交流电电流电压测量电路。基于交流电有效值的定义,结合单片机实现了算法矫正,以提高测量精度。用高精度电流电压测量仪进行对比试验,结果显示,该测量电路的误差率成功控制在了千分级。该测量电路可应用于充电桩、逆变器等设备的电流电压检测。

应用于高精度ADC频谱测试的改进加窗技术

在进行模数据转换器(ADC)频谱测试时,通常需要满足相干采样条件。但这一要求的实现较为困难,测试时如果不满足就会发生频谱泄漏现象。为了抑制泄漏,目前最常用的方法是使用加窗技术。但该方法的使用要求较为严格,无法胜任目前高精度ADC的测试,且需要使用者十分熟悉窗函数原理。通过对频谱泄漏和加窗技术进行详尽的理论推导,提出了一种选定合适窗函数类型以及扩展系数(span)的方法,使测试者不需要过多的先验知识。通过所提方法,在窗函数的第一旁瓣高于噪声基底时,仍然能完成高精度ADC的测试工作,扩大了常见窗函数的应用范围。使得常见窗函数如汉宁窗等,也能应用于18位的高精度ADC测试工作。仿真结果显示所提算法在任意非相干程度下仍可得到准确的测试结果,各项参数的最大误差均小于1 dB。同时,使用了一款商用18位ADC实验结果验证了所提算法的可行性。

基于热敏电阻器的双ADC高精度温度采集系统设计

为了满足海洋研究中海洋温度测量的需要,设计了基于热敏电阻器的双ADC高精度温度采集系统。根据电阻比测温原理设计了恒流源激励单元、信号调理单元及高精度采集单元,为减小恒流源波动产生的影响,采用了双ADC同步采集的方式。通过对热敏电阻器件参数及设计要求进行分析计算,设计了以32位高精度模数转换器ADS1263为核心的采集电路,实现对电压信号的高精度采集。经分段线性拟合及系统标定后,系统的温度采集精度可达0.4 mK,满足海洋测温需求。

一种应用于10位SAR ADC的高精度比较器电路设计

提出一种应用于10位逐次逼近型模数转换器(SAR ADC)的高精度比较器,具有精度高、功耗低的特点。该比较器采用差分结构的前置放大电路,提高输入信号的精度,其自身隔离效果减小了锁存器的回踢噪声和失调电压。动态锁存电路采用两级正反馈,有效提高比较器的响应速度。输出缓冲级电路增强输出级的驱动能力,调整输出波形。该比较器电路采用SMIC 65 nm CMOS工艺技术实现,使用Cadence公司Spectre系列软件对进行仿真,设置工作电压2.5 V,采样频率2 MHz,仿真结果表明,比较器的分辨率是0.542 5 mV,精度达到11位,失调电压为1.405μV,静态功耗为63μW,已成功应用于10位SAR ADC。

高精度国产ADC测试平台的设计与实现

随着ADC速度与精度的不断提升,传统的测试平台已不能完全满足现有的测试需求,因而研究高速高精度的ADC测试平台显得十分必要。在此设计以高速FPGA芯片Virtex-7XC7VX485T-2FFG为控制核心的硬件方案,与现有测试平台相比有以下优点:1)预留多种数字接口CMOS、LVDS和JESD204B(时钟频率高达12.5 GHz);2)采用DDR3 SDRAM作为A/D转换时采样数据的存储器,数据吞吐率高达20 Gbits/s,满足高性能测试时对高带宽、高存储深度、高速实时数据读写的要求;3)采用EMMC实现高速大容量存储,总有效存储容量为2 TB,4片存储速度最高可到4×250 MB/s=1 GB/s。最后采用该测试平台对国产芯片HWD976进行测试,测试结果SNR为74.3213 dB,SINAD为73.6524 dB,SFDR为79 dB。结果表明,该测试平台能够满足测试需求,有很好的应用和推广价值。

一种12位84 dB无杂散动态范围的高精度低功耗SAR ADC

由于穿戴设备的能量限制对ADC的功耗提出了更高的要求,所以在本设计的12位高精度低功耗SAR ADC中DAC部分采用VCM-Based电容开关时序来降低功耗;比较器部分通过在低精度模式和高精度模式间切换的方法来减少功耗,同时合理设计脉宽,降低工作时间,进一步降低功耗;SAR逻辑部分的时钟信号由比较器输出控制,减少不必要的功耗浪费,同时实现较高的无杂散动态范围。设计基于CSMC 0.18μm CMOS工艺,在1.8 V电源电压和10 k Sps的采样频率下,得到ADC的性能参数为:无杂散动态范围(SFDR)83.97 d B,信噪失真比(SNDR)71.92 d B,有效位数(ENOB)11.65 bit,总功耗868 n W,品质因数(FOM)28.6 f J/Conv,芯片面积472μm×199μm。

一种流水线型ADC的时序改进技术研究

对一种流水线型模数转换器(ADC)的时序电路进行了改进研究。改进时序延长了余量增益单元MDAC部分加减保持相位的时长,可以在不增加功耗与面积的情况下,将一种10位流水线型ADC在20 MS/s采样率下的有效位(ENOB)从9.3位提高到9.8位,量化精度提高了5%;将该ADC有效位不低于9.3位的最高采样率从21 MS/s提高到29 MS/s,转换速度提高了35%。ADC的采样频率越高,改进时序带来的效果越显著。该项技术特别适用于高速高精度流水线型ADC,也为其他结构ADC的高速高精度设计提供思路。

基于片上ADC/DAC实现精度可调ADC的方法

在数据采集系统中,由于成本限制和系统其他模块功能要求,系统中MCU的ADC精度有时无法满足系统测量精度要求。基于上述原因,提出一种利用MCU自带的10位ADC和DAC,结合运放、电容、电阻等元件搭建的外围硬件电路,实现将MCU自带的ADC转换为精度可调的ADC。软件设计是通过校正方法减小由硬件导致的ADC测量误差。实验结果表明,该系统可实现10～20位精度可调的ADC,测量精度最高可提高1 024倍,能够满足大多数情况下的测量精度要求。

一种应用于便携式陀螺仪的ZOOM结构ADC

设计了一种用于微机电系统(MEMS)陀螺传感器中的高精度ZOOM型模数转换器(ADC)。该结构由逐次逼近型(SAR)ADC和Sigma Delta调制器构成,通过SAR ADC的粗略转换缩小了Sigma Delta调制器的参考范围,提高了整体的转换精度。基于0.35 um BCD工艺对该结构进行电路设计,并进行指标仿真。仿真结果表明,该ZOOM ADC对中心频率10 KHz、带宽100 Hz的信号转换动态范围达到120 dB,满足MEMS陀螺接口电路中ADC的性能要求。

一种280 mW,78 dB SNR,88 dB SFDR流水线ADC设计

为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16bit高精度高速pipelined ADC,电源电压1.8V,采样频率120MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗的同时能够实现较高的性能,有效位数达到13bit。输入信号57MHz,幅度-1dBFS时,SNR、SNDR、SFDR分别达到78dBFS、78dBFS、88dB;输入信号313MHz、幅度-1dBFS时,SNR、SNDR、SFDR分别达到70dBFS、70dBFS、78dB。

高速中高精度奈奎斯特采样ADC结构综述

对高速中高精度奈奎斯特采样数模转换器(analog-to-digital converter,ADC)结构进行分类阐述。详细分析逐次逼近型、流水线型、流水线逐次逼近型以及压控振荡器型ADC结构的工作原理、优缺点以及应用范围。通过对近3年的热门研究现状分析和总结,给出4种结构的研究现状、研究趋势和未来发展方向,以期为高速应用背景下ADC结构选取和设计提供一种选择分析思路。

一种用于高精度SAR ADC的采样失真消除电路

提出了一种新型双板采样的采样失真消除电路,可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真,该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成,通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样,双板采样放大了差分输入信号的幅值,避免了电荷作差造成的信号衰减。仿真结果表明,在1 MS/s的采样率下,对于300 kHz的正弦输入信号,该采样失真消除电路的总谐波失真降低了15 dB,无杂散动态范围提高了19 dB,采样电路的信噪比为112 dB。

用于医用X射线图像传感器的14位流水线ADC设计

用CMOS(complementary metal oxide semiconductor)图像传感器取代传统医用X射线透视仪器对于医疗设备的便携化、数字化具有重大意义。由于医疗应用的特殊要求,对于CMOS图像传感器要求具有12位以上分辨率的输出,因此本文设计了一个具有14位分辨率的流水线ADC(analog digital converter)来满足X射线CMOS图像传感器系统的要求。由于X射线CMOS图像传感器的面积很大,因此将像素阵列分割成若干块同时并行读出。每一块将用到一个14位的流水线ADC。这种并行结构将大大降低对于ADC速度的要求。根据系统要求,本文设计的ADC的速度为3 MS/s.通过采用类似并行流水线ADC的结构,将ADC设计的速度要求降低一倍,缓解由于高精度设计带来的设计压力。仿真结果表明本设计可以达到14位的设计精度。

高性能32位ADC芯片架构

HCT680x系列32位高精度、低零漂模数转换器为适用于分析天平、工业过程控制等衡器领域的ADC芯片。通过ADC模型架构、电路结构、器件参数等方面的优化设计以及专利技术,ADC的实际有效精度(ENOB)达到24.3BIT@1倍PGA、22.9BIT@64倍PGA,等效输入噪声低至3nV/(Hz)(1/2),零漂0.5uV,零漂的温度系数低于5nV/℃,增益温漂系数也低至1ppm/℃。PGA放大倍数为1~128倍,输出码率可在6.25Hz至51200Hz的宽范围内进行配置,以满足更多应用领域的需求。

一种应用于SAR ADC的DAC电容阵列开关切换方案

本文提出一种低功耗、高精度、低复杂度的SAR ADC(逐次逼近模数转换器)的DAC电容阵列开关切换方案。每一个电容只连接了两种参考电平,因此降低了逐次逼近逻辑电路和电容驱动电路的复杂度。在前两次开关切换过程中不需要消耗能量,并且是单边切换,有效的降低了开关能量的消耗。DAC电容阵列分为完全相同的两部分,即MSB电容阵列和主电容阵列。MSB电容采用分裂二进制电容阵列的形式,并且采用C-2C电容结构代替LSB单位电容C,减少电容失配,提高ADC的线性度。与传统的二进制加权DAC结构相比,该方案减少了75%的DAC电容阵列面积,降低了96.90%开关能耗。