高增益高驱动能力的基准电压缓冲芯片的设计

为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级。设计中加入了修调电路、Clamp电路及ESD防护电路。芯片面积为2390μm×1660μm。在SMIC 0.18μm CMOS工艺下进行了前仿真、版图绘制及Calibre后仿真。前仿结果显示:当负载电容为10μF时,电路实现了126 dB的高开环增益和97°的相位裕度,同时PSRR超过131 dB,噪声为448 nV/Hz@100 Hz及1 nV/Hz@100 Hz。后仿结果与前仿结果基本一致。总体结果表明,该电路具有高增益、高电源抑制比及低噪声等特点,同时拥有很高的输出驱动能力。因此,所提出的基准电压缓冲芯片可以用于驱动如像素阵列等具有大电容负载的电路。

一种高性能CMOS二级运算放大器的设计

基于0.18μm标准CMOS工艺设计了一款高性能的二级运算放大器,输入级采用pmos差分对输入的折叠式共源共栅结构,输出级采用共源级结构,两者级联实现双端输入单端输出;整个电路由带隙基准源提供稳定的偏置。在1.8V工作电压和0.9V共模电压下进行仿真,该运放静态功耗为1.37mW,开环直流增益为117.36dB,相位裕度为77.73°,单位增益带宽100.4MHz(负载电容2pF),压摆率为51.24V/μs,共模抑制比为109.41dB,负电源抑制比为123.58dB,版图面积为180μm×253.5μm。仿真结果表明本文设计的电路结构稳定,性能优越。

一种低功耗高性能AB类运算放大器的设计

为了解决传统运算放大器在物联网系统等低功耗应用中转换速率较低和增益带宽积较小的问题,设计了一种新型的AB类运算放大器。提出了基于差分对管的电流复用技术,将输入晶体管产生的差分电流再次利用,提高了电路的输出电流,获得了更高的转换速率、增益带宽积和直流增益。此外,结合了基于自适应偏置电路的AB类输入级和局部共模反馈电路,使得运算放大器输出级的动态电流摆脱了静态电流的限制,以较小的静态电流获得了较大的动态电流,进一步提升了电路的关键性能参数。基于180 nm CMOS工艺,对运算放大器进行设计和验证。仿真结果表明:在70 pF的负载电容下,正负转换速率分别为23.55 V/μs和-31.47 V/μs,增益带宽积为2.38 MHz,直流增益为63 dB,静态功耗仅为23μW。与传统的AB类运算放大器相比,所提出的电路在实现低功耗的同时具有更高的转换速率、增益带宽积和直流增益,适用于模数转换器和电源管理等低功耗电路系统。

应用于宽带ADC的三级CMOS运算放大器

为了提高模数转换器(ADC)的性能,增强其系统的稳定性,设计一款高增益的宽带运算放大器非常重要,多级运算放大器因为不受芯片供电电压的影响而成为了热门的选择。基于SMIC 0.18μm CMOS工艺设计了一款三级CMOS运算放大器,同时在Cadence软件的仿真环境下针对该三级运算放大器的性能参数进行了仿真。结果表明:在1.8 V电源电压的条件下,该三级运算放大器的增益达到了99.5 dB,单位增益带宽66 MHz,相位裕度69°,共模抑制比69 dB,电源电压抑制比95 dB,从结果来看,获得了更高的增益。

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8V电源电压下,该运算放大器的直流开环增益为129.3dB,单位增益带宽为7.22MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。

低噪声高单位增益带宽双极型运放设计

设计了一款低噪声、高单位增益带宽的运放电路。该款电路基于0.25μm SiGe双极工艺,采用三级级联的形式,输入级选取多个双极型晶体管(BJT)并联,用作差分对管,以抑制噪声;中间级不但用pnp型BJT镜像电流源作为有源负载,而且并联多个横向pnp型BJT用以提升单位增益带宽;输出级则设计成低电容输入和低电容输出方式,借此拓展带宽。对所设计的运放电路进行了PSPICE仿真及硬件电路实验。结果表明,当电源电压为2.5 V时,运放电路的实测交流开环电压增益为80 dB,开环相位裕度为61.5°,单位增益带宽为203 MHz,在10 kHz处的输入电压噪声密度仅为1.2 nV/Hz^(1/Hz),因而可用于低噪声、高单位增益带宽的片上相位噪声测量电路和微波功率传感器等系统的设计中。

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.

一种高增益CMOS全差分运算放大器的设计

设计了一种用在高精度音频Σ-ΔA/D转换器中的高增益CMOS全差分运算放大器。该运算放大器采用了套筒式共源共栅结构和开关电容共模反馈电路。通过分析和优化电路性能参数,实现了高增益和低功耗。采用SMIC0.35μmCMOS工艺,经Spectre仿真验证,电路在3.3V电源电压和2.6pF负载电容条件下,单位增益带宽为110MHz,开环直流电压增益达76dB,功耗为1.4mW。

低压低功耗电流反馈运算放大器设计

基于第三代电流传输器,通过在放大级与输出之间采用隔离补偿电容,以消除低频零点的方式,设计了一种新型的低压低功耗的电流反馈运算放大器.基于TMSC 0.35μmCMOS工艺,在1.5 V电源电压工作条件下,采用Hspice在LEVEL49模型参数下对整个电路进行仿真.仿真结果:直流增益96.3 dB,单位增益带宽765 MHz,静态功耗0.82 mW,闭环工作状态下有64.3 MHz的固定带宽.

一种高增益高驱动能力的运算放大器

运算放大器作为模拟集成电路和数模混合集成电路中的核心模块之一,其性能决定着整个电子系统的品质。本文提出了一种新颖的高增益高驱动能力运算放大器结构,其第一级采用共源共栅结构提高增益,第二级采用提出的跨导增强型推挽输出级,在保留高增益的同时,实现高驱动的性能。此外,基于本文提出的跨导增强型推挽输出级结构,可进一步分裂密勒补偿结构产生的极点,从而在使用较小密勒电容的情况下提升运算放大器稳定性。基于0.35μm BCD工艺对提出的运算放大器进行验证,结果表明在静态电流为84uA时,该放大器在3V^5V的供电电压下,低频增益为95dB,-3dB带宽在100Hz,单位增益带宽在14.4MHz附近,输出抽灌电流可分别达到15.6mA和2.4mA。

水声收发实验系统设计与实现

根据科研需要完成了水声收发试验系统的设计与工程实现,它可实现主动、被动水声信号的产生、发射、接收、处理与显示等功能。其中,主动水声信号的波形及参数可任意设置,被动信号的产生包括实际采集数据和利用模型产生的数据,信号的显示包括时域和频域波形。该系统利用CVI(C for Virtual Instruments)技术完成了系统界面设计和控制,利用DAQ(数据采集)模块完成了A/D转换、D/A转换,将低噪声放大器件和FPGA(现场可编程门阵列)结合完成了低噪声放大和数字滤波,将有源功率放大器件和单片机结合完成了数控功率放大器设计。系统经调试满足设计要求,具有结构简单、性价比高、扩展性好等特点。

水声收发实验系统设计与实现

根据科研需要完成了水声收发试验系统的设计与工程实现,它可实现主动、被动水声信号的产生、发射、接收、处理与显示等功能。其中,主动水声信号的波形及参数可任意设置,被动信号的产生包括实际采集数据和利用模型产生的数据,信号的显示包括时域和频域波形。该系统利用CVI技术完成了系统界面设计和控制,利用DAQ完成了A/D、D/A转化,将低噪声放大器件和FPGA结合完成了低噪声放大和数字滤波,将有源功率放大器件和单片机结合完成了数控功率放大器设计。系统经调试满足设计要求,具有结构简单、效费比高、扩展性好等特点。

高速高增益运算放大器的设计及应用

本文设计了一种高速高增益放大器,该放大器通过增加全差分的共源共栅电路作为辅助放大器来提高运放增益,并采用频率补偿和钳位管相结合的技术改善运放的频响特性,使得运放在通频带范围内类似于单极点运放,大大减少了运放的转换时间。采用SMIC的0.35μm工艺模型进行仿真,结果表明,运放的直流增益达到110dB,带宽266MHz(负载电容Cload=1pF),相位裕度55°,只需10ns即可达到0.1%的稳定精度,因而是一种有效的高速高精度运放的实现途径。

带共模反馈的CMOS套筒式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级套筒式运算放大器结构.该套筒式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到110dB以上,相位裕度为50°,单位增益带宽为60.83 MHz.

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明:运放增益达到115 d B,单位增益带宽805 MHz,而功耗仅为10.5 m W,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线(Pipelined)ADC中。

一种低偏流、低失调的高精度运算放大器设计

针对传统高精度运算放大器输入偏流、失调较大的问题,提出了一种新的偏流补偿结构,通过对输入级拓扑结构和器件方面的改进,使输入偏流比同类运放降低一个数量级以上,同时保持了良好的输入失调,提升了运放的精度;中间级通过设计自举结构,使用少量器件获得了较大的增益,输出级使用了class AB输出结构,避免了交越失真;同时设计了电流增强结构提升了输出级的驱动能力。电路基于标准双极工艺进行设计,仿真结果表明,25°C时输入偏置电流为24.34 pA,失调电流为0.64 pA,失调电压为4.98μV。

一种高增益高精度三级运算放大器设计

针对CMOS运算放大器存在的低精度和低增益的问题,提出了一种基于双极工艺的高增益高精度运算放大器。采用三级放大结构实现高增益,采用电阻负载的差分输入级达到降低输入失调电压和等效输入噪声电压的目标,同时预置电阻修调结构以进一步降低输入失调电压。由于传统的嵌套式密勒补偿会导致较高的功耗,且严重限制带宽,采用双零极点对和密勒(Miller)补偿的方式进行频率补偿,同时实现高单位增益带宽。测试结果表明,提出的三级运算放大器实现了140 dB的低频增益,10μV量级的输入失调电压和8.7 MHz的单位增益带宽。

恒跨导轨对轨CMOS运算放大器的设计

为了提高运算放大器对电源电压的利用率,基于GSMC 0.18μm CMOS工艺模型,设计了一种高增益恒跨导轨对轨CMOS运算放大器。该运算放大器的输入级采用了互补差分对,并通过3倍电流镜法保证输入级总跨导在整个共模输入范围内恒定;为了获得较大的增益和输出摆幅,中间级采用了折叠式共源共栅结构;输出级采用了AB类输出控制电路,使输出摆幅基本实现了轨对轨。在3.3V供电电压以及1.6V输入电压下,该放大器的直流增益为126dB,单位增益带宽为50 MHz,相位裕度为65°。电路结构简单,易于调试,可大大缩减设计周期和成本。

超高增益低噪声红外焦平面读出电路研究

高增益探测对InGaAs焦平面探测器在微光夜视条件下成像有重要意义。设计了一款InGaAs焦平面用的高增益低噪声64×64元读出电路。读出电路输入级采用CTIA模式(电容负反馈放大),通过计算发现输入级运算放大器热噪声是主要噪声源,采用单端替代差分运放将输入级噪声降低26%。同时,研究积分电容和增益、满阱容量、噪声的关系,将积分电容降低到1 fF,实现了超高增益和低噪声探测。读出电路采用0.18mm工艺设计,像元中心距为30mm。经过PEX(寄生参数提取)参数提取,实际积分电容为0.94 fF,经过测试芯片整体功耗低至24.1 m W,电路噪声电子数为4.37e。

交叉结构高增益两级运算跨导放大器设计

提出了一种交叉结构高增益的两级运算跨导放大器(OTA)电路,第一级采用PMOS差分输入方式,降低电路的噪声和功耗,第二级为采用推挽结构的共源增益级,提供增益并降低静态电流。为进一步提高电路的电压增益,将对管输入变为四管输入,并利用一对有源电流镜与之相匹配,通过交叉耦合方式连接到差分输入管,从而提高电路的跨导。采用阻尼因子控制模块作为频率补偿结构,提高电路稳定性。基于SMIC 0.13μm工艺对提出的OTA电路进行仿真验证,仿真结果表明:该电路在3.3 V供电电压下,负载为5 pF电容时,直流开环增益为102.7 dB,单位增益带宽为2.845 MHz,共模抑制比为133.34 dB,电源抑制比为86.1 dB,等效输入参考噪声为■kHz。