利用单片机和CPLD实现高速信号发生器

主要介绍了一种高速信号发生器的设计,用于模拟外来激光束产生的脉冲信号以检测激光探测仪是否正常工作利用VHDL语言对EPM3128ACPLD芯片进行逻辑和同步时序电路设计,作为系统的控制核心,完成8位低速单片机89C5对12位高速D/A芯片AD9762的控制;最终产生了脉宽200ns～3μs可调,步长为50ns的非周期脉冲信号。所设计的信号发生器完全满足检测激光探测仪的要求。

高速高精度频率测量系统的CPLD实现

介绍了等精度测频原理,分析了测量误差。在一片CPLD上实现频率测量和数据处理,设计了宽范围、高集成度、高速、高精度和高可靠性的频率测量系统。

基于CPLD的高速采集系统设计

采用高速A/D转换器和CPLD设计出了高速数据采集系统,利用多字节写入、单字节读出的方法降低数据写入的相对速度,实现了高速、大容量连续采样数据的存储.该系统既降低了生产成本及设计的复杂程度,又不失灵活性和实时性,是一种比较合理的高速数据采集方案.

基于PC104和CPLD的高速/多通道数据采集系统的设计与实现

开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。

基于CPLD高速信号存储测试系统的设计

针对减振控制装置中高频振动信号的采集问题,本文设计了一种基于CPLD为核心控制电路的高速数据采集系统。该信号采集过程是由硬件电路控制,并实时将转换数据存储起来,信号转换后进而由计算机处理采集到的数据。实验结果表明,该电路能够准确有效地进行A/D数据采集。

基于CPLD的弹载高速存储测试系统关键技术研究

针对弹载高速存储测试的要求,采用CPLD作为控制核心,设计了高速存储测试系统。重点介绍为满足高速采样要求的控制模块、AD模块、存储模块的设计,提出了用CPLD内部丰富的逻辑单元实现UART的功能完成测试数据上传。经过系统仿真,验证了该系统可以完成对模拟信号的高速采样、存储及数据上传功能。

基于CPLD技术的高速数据采集及其在流量计设计中的应用

介绍了一种新型的、基于CPLD高速数据采集技术的软件时差算法超声波流量计的工作原理和硬件组成。在数据采集电路中采用了高速复杂可编程逻辑器件的CPLD技术,芯片内设计有高速双口RAM、控制采样时序逻辑及CPU接口、总线等电路,采样速率高达80MHz,采样深度1kB,很好地解决了高精度超声波流量计软件时差算法对采样的要求,并可实现在线升级,大大提高了系统的整体性能。

基于CPLD和FIFO的多通道高速数据采集系统的研究

介绍了一种基于 CPLD(复杂可编程逻辑器件 )和 FIFO(先入先出存储器 )的多通道高速 A/ D数据采集系统的设计方法 ,并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据 ,而且还可以扩展模拟量的输入通道数。

用CPLD设计高精度超声液位检测系统

为了稳定、精确地测量液位,通过运用复杂可编程逻辑器件控制超声波的发射和接收以及单片机进行数据运算的方法设计了超声波液位检测系统,该系统测量误差远远小于1mm。

基于CPLD和AD9248的高速采集系统的设计与实现

设计了一个基于AD9248和CPLD的高速数据采集系统,通过CPLD实现的状态机来控制AD9248的采样,同时把采样数据实时地转存到由SRAM组成的本地大容量存储器中。整个数据采集系统可实现双路信号的50M以上实时采样。

多个高速事件实时同步计数的CPLD实现方法

利用CPLD技术实现了具有 8个独立通道 ,每道计数容量达 2 4 8的智能高速同步计数器和各道实时计数与上位微机的互联传送 ,给出了计数器的工作原理、线路和使用结果 .

基于CPLD和单片机的高速数据采集系统设计

随着现代电子技术的发展,对数据采集系统的要求也越来越高。文章对采用典型的数据采集系统构成进行研究后提出基于CPLD和单片机的高速数据采集系统的方案,该方案将来自高速A/D转换器的采样数据直接写入RAM中,计数器及采样脉冲产生等核心逻辑功能与A/D转换器工作方式的选择用CPLD实现,单片机则实现控制数据通信接口。通过系统测试表明该方案在对200 kHz以下的信号采集时,能够取得较好的效果。

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用VHDL硬件描述语言,单片机采用C语言编程。

基于AVR和CPLD的高速数据采集系统

为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s。整个系统由AVR与CPLD控制实现,通过MAX1308完成模数转换,并设计搭建了其外围电路。采用12路数据存储模式存储高速采集的数据。实验依据存储要求搭建硬件电路并调试,示波器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱,同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求。

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。

基于CPLD的超声液位测量中采集卡的设计

超声波液位测量在近几年已得到广泛应用,以复杂环境下超声液位测量系统为背景,论述了该系统中高速数据采集阵的功能和结构,设计了一种基于CPLD的采集卡硬件平台,此设计利用CPLD的高集成性、硬件可重复编程性,使系统的设计过程更加的合理、紧凑和简化,并详细介绍了该高速数据采集卡各单元部分的设计方法。以高速间隙式采样获取超声信号,使用内存映射技术读取和处理超声信号。

基于CPLD和嵌入式系统的高速数据采集系统的设计与实现

介绍一种基于CPLD和嵌入式系统的高速数据采集系统,并详细阐述了系统的结构和软硬件的实现方案。

基于USB和CPLD的高速数据采集系统

介绍一种基于USB2.0的高速数据采集系统,该系统使用USB2.0接口芯片CY7C68013作为主控芯片,外接高速FIFO、CPLD、高速A/D和高速D/A芯片,可对输入的单通道模拟信号进行12位高速采样,通过USB2.0接口总线将采集的数据读入PC机的内存中,速率可达18MB/s,通过上位机的应用程序实现数据的存盘和波形显示。

基于单片机和CPLD器件的综合系统设计

基于CPLD器件与AT89C51单片机设计了一个综合系统,系统的硬件部分由单片机系统、时钟电路、通信电路、常用的外围电路(LED显示、模数转换等)和CPLD接口电路组成。软件部分采用硬件描述语言VHDL语言和汇编语言,可实现频率测量、采样控制和加法器等功能。

基于MCU+CPLD结构的行波测距装置设计

本文详细介绍了基于MCU+CPLD结构的故障行波测距装置的原理、结构及其特点。针对以往装置存在的测距精度较低和循环存储器死区问题,采用了MCU+CPLD的系统结构,用集成度较高的CPLD器件重新设计了高速采集控制器和时标标定模块,消除了循环存储器死区问题,也提高了测距精度。仿真结果也验证了设计的正确性。