基于ATE的高速DAC射频参数SFDR测试技术优化

利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次为解决上述问题,对测试码的生成以及PCB的布局等进行一系列改进,并将改进前后的测试值与典型值进行对比。结果表明,改进措施成效显著,大大优化了高速DAC射频参数的测试指标,使得SFDR等高频DAC动态类参数指标接近或达到实装测试值。

乘法器与乘法型DAC在核仪器程控增益放大器中的设计

设计了三种适用于数字能谱仪前端电路的程控增益放大器。AD734组成的高速程控增益放大器不仅可实现±60 db增益范围的调节,0.002 db增益步进,还可以消除核脉冲信号的直流漂移。TLC7528级联DAC与AD5453超小体积DAC构成的程控增益放大器可实现低成本,小体积的应用,且分辨率大于等于14位,可应用于核仪器的谱线漂移精密大范围调节。

高速高精度DAC模块设计及应用

利用FPDP总线和高速DAC芯片设计一个高速高精度DAC模块,可用于实时产生SAR及其他脉冲雷达信号。为了达到DAC的设计精度,在设计中特别注意了电源、时钟等重要信号的处理。系统设计时利用FPDP总线数据传送到DAC转换模块,解决了数据传输率的问题。FPGA完成FPDP总线接口、DAC控制和数据格式转换等功能,简化了系统设计。

单片GaAs 3bit相位DAC的设计与实现(英文)

详细论述了用于数字射频存储器系统的单片超高速GaAs 3bit相位DAC的设计、制造及测试.在南京电子器件研究所标准75mm GaAs工艺线采用0. 5μm全离子注入MESFET工艺完成流片.芯片输入输出阻抗实现在片50Ω匹配.测试结果表明,其工作带宽大于1. 5GHz,相位精度小于4%,电路的码流翻转速率大于12Gbps.

AD9707高速DAC的内部寄存器配置

由于高速DAC内部集成度的不断加大,DAC外围电路趋于简单化,用户可以根据自己的需求配置DAC内部寄存器来选择DAC的工作模式。本文在介绍AD9707的工作原理和典型电路的基础上,着重阐述了通过ARM和FPGA两种方式分别配置AD9707内部寄存器的方法,同时给出了两种配置方法基本操作的具体步骤和相应代码。

一种高精度DAC芯片的设计

DAC芯片是数字信号检测与处理电路中常用单元电路之一。它主要用于数字信号和模拟信号的转换。通常信号经过数字处理后需要经过DAC转化为模拟信号后方能用于模拟信号比较、输出驱动等适用于自然界模拟信号的电路单元来使用。因此,基于华虹宏力0.18μmBCD工艺,设计了一款8位高精度、高采样速度的DAC芯片。设计完成后经过仿真测试,该芯片微分线性度误差达到±0.45LSB,积分线性度误差达到±0.38LSB,功耗低于10 mW,达到预期要求。

2.5GS/s高速DAC陶瓷封装协同设计

随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内插入损耗始终大于-0.8 d B,满足了高速信号的传输要求;并结合系统为中心的协同设计和仿真,对从芯片bump到PCB的整个传输路径进行了仿真和优化,有效降低了信号的传输损耗和供电系统的电源地阻抗。

用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC的测试

简要介绍了清华大学微电子研究所设计的用于WLAN(802.11b)基带处理器芯片组的高速ADC及DAC,以及爱德万测试如何使用WVFG/WVFD实现高速ADC蛐DAC的测试。

高速DAC与正交调制器接口电路设计

结合宽带数字TR组件零中频发射波形产生思想,设计了高速DAC与正交调制器的接口电路。给出详尽设计方法及步骤的同时使用TINA-TI软件对设计的接口电路进行了交直流特性及宽带信号幅频特性仿真,验证了其正确性。

12bit 800MSPS电流舵结构的高速DAC设计

本文设计了一个分辨率为12位,采样频率为800MHz的高速电流舵结构DAC。该设计基于TSMC 0.18μm CMOS工艺,采用了二进制码控制和温度计码译码控制相结合的方式,从而在降低DNL误差和减小毛刺的同时,又能实现较小的芯片面积和功耗。为达到高的精度和高的转换速度,该设计在系统结构、电路结构以及芯片版图等方面都做了优化。

吉赫兹DAC测试电路的设计与实现

设计并实现了应用于2.8 G高速DAC芯片的内部测试电路,该电路输出两路线性斜坡信号作为DAC模块的输入数据,DAC模块将其合成为一路线性斜坡信号输出。通过设计实验和多种设计方案优缺点比较,该测试电路最终采用两路并行累加器架构,克服了传统累加器结构无法用于高速电路的固有缺陷。在65 nm工艺下,基于此测试电路设计了测试芯片并进行了流片验证。测试结果表明:测试芯片整体可达到2.8 G SPS的测试速度,实现了对吉赫兹DAC全扫描测试的设计目标。

DYL高速视频12位DAC的研制

文中介绍了以我国独创的DYL多元逻辑电路为基础,并配合了申请国家发明专利的高速差动电压模拟开关构成的12位高速DAC转换器。同时解决了以往高速转换器输出阻抗、使用范围受限的缺点。同时对所研制的高速DAC在结构、工艺、修正技术及测试上进行了多方面的研究探讨。

高速DAC在数据广播分发设备中的应用

数据广播分发系统能够将卫星有效数据广播分发给地面接收设备,实现卫星覆盖范围内所有用户终端数据传输。目前常用数据广播分发设备采用传统应答机设计思路,信息处理流程为先低中频调制再进行上变频滤波及放大后输出,产品功耗和体积较大,不能满足卫星小型化和轻量化需求。采用基于高速DAC平台的数据广播设备利用软件无线电的思想,可实现S波段直接扩频调制和输出,取消传统设备的上变频处理,从而更加方便实现产品的小型化和轻量化。

基于国产自主芯片的电离层测高仪设计

设计了一款基于国产芯片的便携式电离层测高仪。系统使用软件无线电的设计思想,尽可能减少了外部电路的使用。发射部分采用FPGA+高速DAC+功放天线的结构,使用DDS的方式可以产生2~30 MHz的任意波形调制信号。接收机模拟部分摒弃了传统的超外差结构,信号经天线+滤波放大后,直接经高速ADC进入FPGA处理,减少了模拟电路可能带来的噪声、温漂和非线性失真等问题,同时由于绝大部分信号处理都在数字域进行,极大地提高了系统的抗干扰能力。数字部分采用了数字混频+数字下变频的设计,可对输入的高速采样信号进行解调滤波与下变频操作,最后得到低速的基带信息经USB传输控制模块传输至上位机进行进一步处理。仿真测试与实测结果表明本设计的各项性能指标均满足要求。

一种多相宽带线性调频信号发生器的设计与应用

随着雷达信号处理技术的发展,对于宽带线性调频(Linear Frequency Modulation)信号发生器的需求也变得十分迫切。基于Xilinx公司的直接数字频率合成(Direct Digital frequency Synthesis,DDS)IP核和高速数模转换器(Digital-to-Analog Converter,DAC)的架构,设计了一种可实时切换参数的多相宽带线性调频信号发生器,并完成仿真和上板验证。经仿真和上板验证,该信号发生器能够根据任务要求实时切换线性调频信号的参数,生成的信号指标准确,实现方法可靠,具有一定的实用价值。

直接数字频率合成信号发生器的设计

简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现。该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM)STM32F103进行频率控制字、相位控制字,频率输出显示等控制。由于FPGA的晶振是50MHz,经过增强型锁相环(PLL)后采样频率可达到250MHz,通过14位400MSPS的高速数模转换器(DAC)和7阶椭圆低通滤波器,最终输出的正弦波最大频率可达到70MHz。

宽带跳频信号源的设计

对于现有频率合成方法难以产生同时具备宽频带和高速频率跳变能力信号的问题,提出一种基于直接数字频率合成和直接频率合成技术的频率合成方案。首先推导了步进频率信号合成原理,分析了跳频系统实现原理,并介绍了设计方案以及测试结果,最终实现了小步进带宽为100 Hz、大步进带宽为67 MHz、总带宽为1 GHz、跳频时间小于20 ns的高速步进频率信号源,该方案杂散抑制较好,相位噪声-100.78 dBc/Hz@10 kHz,实现简单,性能优良。

基于FPGA的高速串行数据收发接口设计

针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。

基于FPGA+MCU的全数字式滑移脉冲信号发生器的研制

介绍了一种基于现场可编程逻辑门阵列FPGA和微控制器MCU设计的高性能全数字式滑移脉冲信号发生器的系统结构,详细说明了仪器软、硬件各部分的设计思路和实现的技术。通过对标准核能谱仪多道脉冲幅度分析器的检测试验,该仪器达到了高精度、高稳定性的技术指标,满足了用户的生产需求。

基于FPGA的正弦信号发生器设计

介绍了一种基于FPGA的正弦信号发生器的系统设计。采用直接数字频率合成技术(DDS),借助8位高速数模转换器件DAC908输出正弦信号,进一步通过低通滤波器还原,由末级功放输出驱动50Ω负载。在改进的DDS算法结构基础上,系统的复杂度降低,更趋于模块化,产生的波形频率更准确,且输出信号范围为DC到10MHz,频率分辨率达到0.1Hz。性能测试结果表明,该系统可靠、快速,输出信号的频率具有高精度、高稳定度。