Design and application of a depletion-mode NJFET in a high-voltage BiCMOS process

A novel depletion-mode NJFET compatible high-voltage BiCMOS process is proposed and experimentally demonstrated with a four-branch 12-bit DAC（digital-to-analog converter）.With this process,an NJFET with a pinch-off voltage ofabout-1.5 V and a breakdown voltage of about 16 V,an NLDDMOS（N-type lightly-dosed-drain in MOS） with a turn-on voltage of about 1.0 V and a breakdown voltage of about 35 V,and a Zener diode with a reverse voltage of about 5.6 V were obtained.Measurement results showed that the converter had a reference temperature coefficient of less than±25 ppm/℃,a differential coefficient error of less than±0.3 LSB,and a linear error of less than±0.5 LSB.The depletion-mode NJFET and its compatible process can also be widely used for high-voltage ADCs or DACs.

高可靠数字集成电路的BiCMOS工艺设计

阐述一种基于5V BiCMOS高可靠数字集成电路的器件结构、工艺设计和工艺开发,并对该器件的电参数进行测试,与试验仿真值进行比对分析,结果相符合。

一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺。该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件。NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25μA时其反向击穿电压为5.5 V。使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5μA。该工艺还可广泛应用于高压A/D、D/A转换器的研制。

一种基于0.13μm SiGe BiCMOS工艺的Ka波段宽带有源移相器

采用0.13μm SiGe BiCMOS工艺,设计了一种工作在32~38 GHz的Ka波段有源移相器,采用矢量合成的方法实现移相功能。该移相器电路包括输入无源巴伦、多相滤波网络、矢量合成单元、射随器和输出有源巴伦。后仿结果表明,输入输出反射系数均小于-9.5 dB,反向隔离度小于-80 dB,插入损耗优于-6.5 dB。在-55℃~125℃宽温范围内相对相移最大误差小于2.2°,全频带RMS移相误差小于1.5°,RMS增益误差小于0.35 dB。总功耗为18.2 mW,芯片核心面积为0.21 mm^2。

一种12位2 GS/s BiCMOS采样保持电路

基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率为2 GS/s,模拟输入差分信号为992 MHz频率、0.5Vpp幅度的正弦波时,SFDR达75.11 dB,SNDR达73.82 dB,电路功耗仅为98 mW,满足了12位采样保持的要求。

一种基于SiGe BiCMOS工艺的单片集成光接收机前端放大电路

基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40℃~+85℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。

双注入多晶硅发射极高性能BiCMOS技术研究

研究了一种ＢｉＣＭＯＳ新技术，基区和发射区均通过发射极多晶注入，使形成的基区更浅、更窄；通过等平面氧化形成的鸟嘴，将版图设计为３．０μｍ的发射极条宽“挤”为２．０μｍ左右，提高了器件性能。在器件结构及工艺设计中，尽可能提高工艺的兼容性，简化工艺。该技术已应用于性能优良的双极、ＭＯＳ器件。

一种单层多晶硅BiCMOS工艺研究

介绍了一种单层多晶硅ＣＭＯＳ工艺。该工艺采用Ｐ型衬底、Ｎ型Ｐ型双埋层、Ｎ型薄外延结构，掺杂多晶硅作为ＣＭＯＳ晶体管栅极和双极ＮＰＮ晶体管的发射极。ＣＭＯＳ晶体管采用源漏自对准结构，钛和铝双层金属作为元件互连线，ＰＥＣＶＤＳｉＮｘ介质作为钝化薄膜。

基于BiCMOS工艺的D类功率放大器设计

文章首先详细研究了D类音频放大器和相关的BiCMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0.6μm特征线宽、双层多晶、双层金属的多晶发射极BiCMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1.4W/Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2.1W/Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。

N-Well BiCMOS[B]芯片与制程剖面结构

N-Well BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,采用双极型制程为基础,引入CMOS元器件工艺,在同一硅衬底上实现兼容的Bi CMOS[B]工艺。采用Bi CMOS[B]集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

P-Well BiCMOS[B]芯片与制程剖面结构

P-Well BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,采用双极型制程为基础,引入CMOS元器件工艺,在同一硅衬底上实现兼容的BiCMOS[B]工艺。描述BiCMOS[B]集成电路芯片结构设计,工艺与制造技术,采用该技术得到了芯片制程结构。

BiCMOS结构中阱特性的研究

叙述了以双极型工艺为主体的BiCMOS结构中p阱电阻比值非线性的特性及其与芯片合格率的关系。在p阱下面采用埋层,抑制或消除了BiCMOS中p阱结构的寄生效应。

亚微米BiCMOS[B]芯片与制程剖面结构

亚微米BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,采用双极型制程为基础,引入CMOS元器件工艺,在同一硅衬底上实现兼容的BiCMOS[B]工艺。这是采用亚微米Bi CMOS[B]集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

锗硅HBT BiCMOS工艺中的p-i-n开关二极管设计

介绍了一种集成在BiCMOS工艺的p-i-n开关二极管的器件。它由在STI下面的n型赝埋层作为p-i-n的n区,锗硅npn异质结双极型晶体管的重掺杂外基区作为p-i-n的p区。同时新开发了穿过场氧的深接触孔工艺用于赝埋层的直接引出,并采用p-i-n注入用于对i区进行轻掺杂。借助半导体工艺与器件仿真软件,得到了有源区尺寸、赝埋层到有源区的距离、p-i-n注入条件等关键工艺参数对p-i-n性能的影响。最后优化设计的p-i-n二极管,其在2.4 GHz频率下的指标参数,如插入损耗为-0.56 dB,隔离度为-22.26 dB,击穿电压大于15 V,它达到了WiFi电路中的开关器件的性能要求。

基于130nm BiCMOS工艺的太赫兹十二倍频链的设计

毫米波/太赫兹信号源作为微波系统的关键电路,普遍应用在无线通信、电子对抗、毫米波成像等领域,稳定性高、相位噪声低的毫米波/太赫兹信号源对整体链路起到至关重要的作用。基于IHP 130 nm SiGe BiCMOS工艺,采用倍频器和驱动放大器(DA)结构实现了由K波段提升至G波段的十二倍频链信号源设计。对于偶次倍频单元,为了获得较好的谐波抑制尤其是奇次谐波抑制,该设计采用了经典的push-push结构;采用前后变压器耦合的方法实现了奇次倍频。提出了一种宽带有源Marchand巴伦结构,其工作带宽大于190 GHz,覆盖了大部分微波和太赫兹频段。电路后仿真结果表明,当输入信号频率为18.3 GHz、功率为0 dBm时,倍频器的输出功率为-17.26 dBm,同时输出信号的谐波抑制比均大于15 dBc,3 dB带宽为213~246 GHz(相对带宽14.4%)。采用1.2 V和2.1 V双电源供电,0.8 V和0.9 V电压偏置,该倍频链直流功耗大小为59 mW,芯片面积为1.9 mm×0.8 mm。

深亚微米BiCMOS[B]芯片与制程剖面结构

深亚微米BiCMOS[B]技术能够实现双极型与CMOS元器件兼容的工艺。为了便于集成,以双极型制程为基础,引入Twin-Well CMOS元器件工艺,在同一硅衬底上实现兼容的BiCMOS[B]工艺。采用深亚微米BiCMOS[B]集成电路芯片结构设计的工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV Twin-Well BiCMOS[B]芯片与制程结构

LV/HV Twin-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HVMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV P-Well BiCMOS[B]芯片与制程结构

LV/HV P-Well BiCMOS[B]技术能够实现低压5V与高压100~700V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV N-Well BiCMOS[B]芯片与制程结构

LV/HV N-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

高精度、低功耗带隙基准源及其电流源设计

提出一种适用于红外焦平面阵列传感器的高精度BiCMOS电压基准和电流基准设计方案。该方案采用新型电压基准输出级降低Brokaw带隙基准源中的厄尔利效应使电流镜电流完全匹配,同时减小电压基准的输出阻抗;接着利用共源共栅结构的偏置电流提高带隙基准的电源抑制PSR(Power Supply Rejection)特性;最后通过4个MOSFET管将基准电压和电阻电压钳制相等,进而得到一个高精度、低温度系数的电流基准;而以单个二极管连接的MOSFET作为电流基准启动电路的方式,可更进一步降低电路复杂性。系统采用CSMC 0.5μm BiCMOS工艺,利用Cadence Spectre工具对电路进行仿真。结果表明,在电源电压5 V,-40℃到125℃温度范围内,基准电压和基准电流的温度系数分别为13×10-6/℃和31×10-6/℃,输出电流波动低于0.5%,整体电路的PSR为-86.83 dB,解决了恒定跨导基准源精度低的缺陷,符合红外焦平面阵列对基准源高精度、高PSR和低功耗的要求。