NAND flash图像记录系统坏块管理关键技术

提出了NAND flash型高速大容量图像记录系统的高效坏块管理方案。针对坏块表的快速检索和可靠存储问题,提出了基于位索引的坏块信息快速检索结构;为解决坏块快速匹配问题,提出了基于滑动窗口的无效块预匹配机制;对于突发坏块造成写入速度下降问题,提出了滞后回写机制。系统架构全部用硬件方式在FPGA中实现,实验结果表明:检索8个物理块坏块信息仅耗时2个时钟周期;预匹配和正确物理地址生成耗时都为0个时钟周期;突发坏块发生时系统写入速度不受影响,滞后写回在最差情况下耗时也仅22.280 36 ms;系统持续写入速度最大为848.65 MB/s,读取速度为1 265.5 MB/s,擦除速度为9 120.245 MB/s,系统存储容量为160 GB,坏块管理保留容量为8 GB,纠错能力为1 bit/512 B。

应用NAND型闪存的高速大容量图像存储器

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹配速度,并采用SRAM阵列冗余备份防止数据写入错误。在此基础上,提出了具有双总线结构的双流水线机制,多个流水线级出现写入无效块时,不中断流水线,保证存储器写入速度。通过搭建硬件平台进行实验测试,结果表明,该方法能够在5个系统时钟周期内实现无效块匹配,其持续存储速度达到960 Mb/s,持续读取速度达到1.152 Gb/s,擦除速度达到27.3 Gb/s,系统存储容量为80 GB。

遮挡环境下多示例学习分块目标跟踪

针对跟踪过程中遮挡导致错误累积而产生目标漂移甚至目标丢失的问题,提出多示例学习分块目标跟踪方法。该方法以随机蕨为基础检测器,通过多示例学习在线更新检测器,提高检测器对目标变化的适应能力及学习的准确性。将目标均匀分成多个子块,选取部分子块作为候选集合,每个候选块分配一个检测器,利用检测器完成每个候选块的跟踪,根据候选块的信息确定目标最终位置。实时检测候选块的有效性,替换无效的候选块,提高跟踪的鲁棒性。在目标被遮挡等复杂条件下,与目前主流跟踪算法进行了对比实验,结果表明该算法能够有效解决目标漂移甚至跟踪丢失问题,具有更高的跟踪精确度及更好的鲁棒性。

基于FPGA控制的NAND Flash存储设计

为实现大容量存储电路的设计,以FPGA作为控制核心,Flash作为存储芯片,采用组合指令的设计方法,提高控制指令的可靠性,并对其进行有限状态机检测,最大限度防止无效指令;针对存储芯片坏块问题,建立一种快速实时更新的无效块地址列表,将所有无效块地址存储在FPGA内部RAM中,通过地址对比,实现数据的可靠存储。该设计具有一定的通用性,可以扩展到所有类似Flash存储系统中,对其他的电路具有一定的借鉴意义。

高速大容量存储系统的关键技术实现

介绍了一种高速大容量存储系统的实现方案,该系统以75MB/s的速度实时存储容量为64 GB的图像数据,并可通过扩展F lash阵列满足更高速度和更大容量的存储要求。

NAND型闪存大容量图像存储器无效块管理

针对NAND型闪存大容量图像存储器存在无效块的问题,提出了一种无效块快速检测与管理算法.在分析闪存写入无效块和非写入无效块的基础上,采用基于CAM的无效块信息分类匹配检测机制.闪存在擦除、写入和读取操作过程中采用CAM和SRAM匹配检测无效块,并存储新增长无效块.另外高速图像写入闪存过程中,提出了基于SRAM数据备份的方法,防止图像数据存储错误.通过搭建基于FPGA的闪存图像存储器硬件平台,实验证明该算法能够在5个系统时钟周期内匹配无效块,能够在3个系统时钟周期内存储新增无效块,能够匹配连续无效块信息,并实现数据备份.

存储测试系统中FLASH的存储可靠性技术研究

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性都会造成不利影响。针对这些问题,提出了基于外置存储数据位的无效块快速检索架构,将无效块映射表存放在可靠性高的铁电存储器中;引入计算机网络中的滑动窗口原理,建立了基于滑动窗口的无效块预匹配机制,在不影响FLASH存取速度的情况下可无时延地生成有效块地址。经分析和论证,这种架构对NAND FLASH存储数据的可靠性和存取速度有很大的提升,提高了存储测试系统的整体性能。

基于USB2.0的通用FLASH存储器检测系统设计

本文针对SAMSUNG公司的NAND型Flash提出了一种通用的Flash检测系统的设计方案,此方案同时用于数据采集系统的数据读出。采用FPGA作为主控制器对FLASH进行操作,系统与主机之间采用USB2.0接口芯片CY7C68013实现通信。针对Flash中的无效块问题,本文提出一种Flash坏块的检测处理方案,这种方法也适用于大容量数据采集系统中。

基于弹载存储系统的高速固态数据记录器设计

为了对飞行体发射过程中的参数进行实时存储,提出了基于FPGA的弹载数据记录器电路设计及控制逻辑设计.应高速数据存储速度的要求,对FLASH在不同编程方式下的写入速度进行了深入分析,从而革新了FLASH控制逻辑设计.该记录器采用FPGA实现接口控制、FLASH逻辑写入、擦除、无效块校验等,设计中,FLASH采用高效的"区"地址管理方法,从而为满足高速数据存储提出了合理的解决方案.实践证明,该记录器对飞行体发射过程中的参数进行了实时、可靠地存储,满足工程实际需求.

基于CAM的闪存无效块管理算法

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法能发现新增长的无效块,实现连续无效块快速匹配,并对数据进行冗余备份。

闪存阵列的数据存储与无效块管理方法

针对单片闪速存储器NAND FLASH容量相对小、存储速度相对低且存在随机无效块等问题,提出一种由单片NAND FLASH构建大容量高速存储阵列并根据阵列的结构特点管理无效块的方法。深入分析阵列存储方式及位扩展、时分多路复用等关键技术,针对复杂的阵列组成提出四种无效块管理机制:全相关、全独立、行相关、列相关等。各相关模块独立建立无效块标识区,统一管理本相关模块的无效块,保证存储过程中CPU能快速定位到有效块地址值。最后通过实验验证了系统的存储容量和存储速度均达到预期目标。

基于ATR结构的嵌入式NAND Flash图像记录系统

应用于航空的记录系统,要求具有比地面系统更高的可维护性和可靠性,体积和功耗也有严格的限制。针对这些要求,本文提出了基于ATR加固结构的嵌入式NAND Flash图像记录系统。系统采用CPCIE 3U规范设计,置于1/2 ATR机箱内,增强了系统的可靠性和可维护性。通过引入SRIO高速总线和NAND Flash存储阵列,解决了数据的高速实时记录。在此基础上,详细阐述了系统各板卡的设计。实验结果表明,该记录系统运行稳定可靠,记录速度达到912 MB/s,满足高分辨率航空CCD相机的记录要求。

NAND Flash在大容量存储技术中的应用

如今航空电子系统对信息数据的处理量要求越来越高。随着存储技术的发展,使得航电系统记录和处理更多的数据成为可能。NAND Flash的独特架构设计让他成为大容量存储器设计的首选。以Samsung公司的NAND Flash芯片K9WAG08U1A为例,结合模块设计要求,介绍了芯片的基本结构和特点,硬件结构的连接。阐述了NAND Flash的独特的访问操作流程以及访问失败处理方法。

基于高速图像数据Flash存储阵列无效块管理

针对高速图像数据FPGA大容量存储的需求,提出了两种基于高速并行化Flash大容量数据存储结构的无效块管理策略,并对比了在不同应用环境下,基于超级块地址映射的无效块管理及基于位索引的无效块管理的优缺点,列出了两种方式的数据无效块列表资源占用情况和存储容量损耗。通过多个工程项目的验证,这两种无效快管理策略各有所长,满足高速并行化存储Flash阵列的不同应用环境。

高速大容量数据记录仪的无效块信息列表动态刷新算法设计

针对流水线技术构建的高速大容量存储阵列,设计了一种基于FPGA的"无效块信息列表动态刷新算法"。系统以NAND型Flash为存储介质,以FPGA为逻辑控制中心,在其内部建立一个一维RAM实现了高速大容量存储系统的无效块信息的记录。仿真结果及可行性分析验证了"无效块信息列表动态刷新算法"的可行性,该算法建立的无效块信息列表的容量不受存储容量扩展的影响,减少了对FPGA内部资源的占用,在满足大容量存储的同时,且不影响高速存储。

基于Flash芯片的弹载记录系统设计

针对弹载记录系统大容量、高速率数据的记录需求,设计了一种基于Flash芯片的弹载记录系统。该系统以FPGA芯片为控制核心,通过并行总线操作、流水线操作等技术实现数据的高速存储,并利用下载软件的多线程功能实现数据的快速下载。具有存储速率高、可靠性高、扩展性好等优点。

高含水油田无效循环治理潜力分析及节能治理方法

针对高含水油田厚油层无效循环严重的问题,坚持控水与挖潜相结合,完善厚油层内精细堵水方法,优化产液结构,挖潜层内剩余油。通过开展典型区块规模化封堵层内无效注采循环,充分利用厚油层内结构界面遮挡作用,采用长胶筒封隔器封堵炮眼实现层内细分堵水,封堵高渗透层产出部位,形成一套层内规模化封堵无效循环的方法,达到控制无效采液和挖潜剩余油潜力目的。实现控制无效注水量80.6×10^(4) m^(3),控制无效产液量68.7×10^(4) t,年节电877×10^(4)kWh。

Flash阵列无效块管理优化设计

针对Flash阵列的无效块,首先对固有无效块提出了两种管理方案:方案一是基于BRAM查表,方案二是基于整合块理念;其次对传统解决突发无效块方法存在的不足,提出了空闲回读的机制。利用MT29F128G08A存储芯片进行实验测试验证,实验表明两种固有无效块管理方案各有优势,适用于不同场合,方案一存储空间利用率相对方案二较高,但通道内BRAM资源消耗较大;而空闲回读机制具有在既不影响存储速度又不占用较大FPGA内部资源的前提下将突发无效块数据回读的优点。

存储式弹载数据记录仪存储可靠性技术研究

采用无效块管理技术和ECC校验技术,进行了弹载数据记录仪存储逻辑方案设计,并给出两种可靠性存储技术的具体实现手段,提高了测试数据的完整性和可靠性。经过系统功能测试,验证了该系统存储逻辑正确、数据准确、可靠性高,具有良好的可移植性和推广价值。

一种反熔丝FPGA可实现的闪存坏块管理算法

该算法基于顺序循环存储的存储结构,闪存控制逻辑简单,可用常见的具有抗辐照指标的反熔丝FPGA可实现。本文简述了与算法相关的闪存功能,概述了顺序循环存储的存储结构,详述了该算法的原理,给出了实现元器件和仿真,最后将该算法与其他常见算法进行比较,给出了该算法的适用范围。