期刊文献+
共找到55篇文章
< 1 2 3 >
每页显示 20 50 100
Design of Low Power Level Shifter Circuit with Sleep Transistor Using MultiSupply Voltage Scheme
1
作者 Raveendran Arun Prasath Parasuraman Ganesh Kumar 《Circuits and Systems》 2016年第7期1132-1139,共8页
New low-power Level Shifter (LS) circuit is designed by using sleep transistor with Multi Threshold CMOS (MTCMOS) technique for robust logic voltage shifting from sub-threshold to above- threshold domain. MultiSupply ... New low-power Level Shifter (LS) circuit is designed by using sleep transistor with Multi Threshold CMOS (MTCMOS) technique for robust logic voltage shifting from sub-threshold to above- threshold domain. MultiSupply Voltage Design (MSVD) technique is mainly used for energy and speed in modern system-on-chip. In MSVD, level shifters are required to allow different voltage supply to shift from the lower power supply voltage to the higher power supply voltage. This new low-power level shifter circuit is also used for fast response and low leakage power consumption. This low leakage power consumption can be achieved through insertion of sleep transistor and proper transistors sizing. The proposed design efficiently converts 100 mv input signal into 1 v output signal and achieves the power of 2.56 nW by using 90 nm technology. 展开更多
关键词 level shifter (LS) MultiSupply Voltage Design (MSVD) Subthreshold operation Ultralow Power
下载PDF
Monolithically integrated enhancement/depletion-mode Al Ga N/Ga N HEMTs SRAM unit and voltage level shifter using fluorine plasma treatment 被引量:1
2
作者 陈永和 郑雪峰 +2 位作者 张进城 马晓华 郝跃 《Journal of Semiconductors》 EI CAS CSCD 2016年第5期78-83,共6页
A GaN-based E/D mode direct-couple logic 6 transistors SRAM unit and a voltage level shifter were designed and fabricated. E-mode and D-mode A1GaN/GaN HEMTs were integrated in one wafer using fluorine plasma treatment... A GaN-based E/D mode direct-couple logic 6 transistors SRAM unit and a voltage level shifter were designed and fabricated. E-mode and D-mode A1GaN/GaN HEMTs were integrated in one wafer using fluorine plasma treatment and using a moderate A1GaN barrier layer heterojunction structure. The 6 transistors SRAM unit consists of two symmetrical E/D mode inverters and two E-mode switch HEMTs. The output low and high voltage of the SRAM unit are 0.95 and 0.07 V at a voltage supply of 1 V. The voltage level shifter lowers the supply voltage using four Ni-A1GaN Schottky diodes in a series at a positive supply voltage of 6 V and a negative supply voltage of-6 V. By controlling the states of inverter modules of the level shifter in turn, the level shifter offers two channel voltage outputs of-0.5 and-5 V. The flip voltage of the level shifter is 0.76 V. Both the SRAM unit and voltage shifter operate correctly, demonstrating the promising potential for GaN-based E/D mode digital and analog integrated circuits. Several considerations are proposed to avoid the influence of threshold voltage degradation of D-mode and E-mode HEMT on the operation of the circuit. 展开更多
关键词 AlGaN/GaN E/D mode SRAM voltage level shifter
原文传递
一种抗负压和抗共模噪声的全集成GaN电平位移电路
3
作者 张永瑜 叶自凯 +4 位作者 石佳伟 秦尧 明鑫 王卓 张波 《微电子学》 CAS 北大核心 2023年第1期55-60,共6页
设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升... 设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0~6 V的输入信号转换至200~206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。 展开更多
关键词 全集成GaN电路 电平位移电路 抗负压 抗共模噪声
下载PDF
一种高dV/dt噪声抑制的电平位移电路设计
4
作者 尹勇生 朱守佳 +1 位作者 杨悦 邓红辉 《微电子学》 CAS 北大核心 2023年第2期221-226,共6页
在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计... 在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。 展开更多
关键词 电平位移电路 栅极驱动 半桥驱动 dV/dt噪声抑制
下载PDF
一种具有抗dV/dt噪声能力的600 V HVIC
5
作者 郭俊杰 徐申 +2 位作者 常昌远 孙祎轩 叶佳玲 《微电子学》 CAS 北大核心 2023年第4期641-646,共6页
设计了一种改进的电平移位电路。该电路采用交叉耦合结构,在不明显增加电路复杂度的情况下,显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明,设计的HVIC可以实现高达125 V... 设计了一种改进的电平移位电路。该电路采用交叉耦合结构,在不明显增加电路复杂度的情况下,显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明,设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力,并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外,从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比,设计的HVIC整体的传输延时得到了优化,降低到54 ns左右。 展开更多
关键词 电平移位电路 交叉耦合结构 高压栅极驱动集成电路 噪声免疫 传输延时
下载PDF
一种液晶显示器驱动电路的设计 被引量:7
6
作者 车海康 杨银堂 +1 位作者 朱樟明 罗宏伟 《半导体技术》 CAS CSCD 北大核心 2002年第11期21-24,共4页
介绍了一种液晶显示驱动电路。该电路将逻辑电压信号转变成LC驱动电压,并选择基于FR信号和!DISPOFF信号的四级电位(V0,V2,V3,V5)的其中之一到输出管脚。
关键词 液晶显示器 驱动电路 电位转移器 数据锁存器 驱动输出
下载PDF
半桥驱动器中高压电平位移电路的研究 被引量:9
7
作者 艾俊华 何杞鑫 方绍华 《电力电子技术》 CSCD 北大核心 2005年第1期109-111,共3页
通过在半桥驱动器中使用高压电平位移电路可以得到所需的工作频率而无需脉冲变压器驱动功率开关,提高了电路的频率稳定性。运用MEDICI器件结构仿真工具对高压器件的结构进行了模拟仿真,达到了600V以上的耐压要求。最后用Hspice对电路进... 通过在半桥驱动器中使用高压电平位移电路可以得到所需的工作频率而无需脉冲变压器驱动功率开关,提高了电路的频率稳定性。运用MEDICI器件结构仿真工具对高压器件的结构进行了模拟仿真,达到了600V以上的耐压要求。最后用Hspice对电路进行了功能仿真并给出了实验结果。仿真采用0.6滋mBiCMOS工艺。 展开更多
关键词 驱动电路 半桥驱动器 电平位移 高压功率器件
下载PDF
新型的电平移位电路设计 被引量:4
8
作者 范涛 黄强 +1 位作者 杜波 袁国顺 《电子科技大学学报》 EI CAS CSCD 北大核心 2011年第1期138-141,共4页
针对高压驱动电路控制提出了新的具有很大驱动电流和很小静态功耗电平移位栅电压控制电路。该电路主要利用二极管的反向工作特性,结合正反馈电路,分别为输出级PMOS管和NMOS管提供可靠栅驱动信号。该电路采用CSMC的0.5μm工艺实现,测试... 针对高压驱动电路控制提出了新的具有很大驱动电流和很小静态功耗电平移位栅电压控制电路。该电路主要利用二极管的反向工作特性,结合正反馈电路,分别为输出级PMOS管和NMOS管提供可靠栅驱动信号。该电路采用CSMC的0.5μm工艺实现,测试结果表明,所设计的电平转换功能得到实现,且转换速度快。 展开更多
关键词 驱动电路 半桥驱动器 低功耗 电平移位 薄栅氧
下载PDF
基于遗传算法的电压岛感知的多电压分配 被引量:3
9
作者 杜世民 夏银水 戚利侠 《浙江大学学报(理学版)》 CAS CSCD 2013年第1期56-61,66,共7页
功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,... 功耗是当前SoC设计所面临的最大挑战之一,多电压设计是一种降低SoC芯片功耗的有效方法.在后布局阶段应用多电压设计,首先对现有电源网络复杂性度量方法进行改进,然后提出了一个同时考虑功耗、电源网络复杂性及电平转换器的新目标函数,并采用遗传算法进行最优电压分配.对GSRC测试电路的实验结果表明,所提出的算法不仅能有效降低芯片功耗,同时可以将多电压设计的额外开销控制在一个较低的水平.此外,改进的电源网络复杂性度量方法在功耗节省和电平转换器数量方面较已有的有一定的优势. 展开更多
关键词 功耗 多电压设计 电压岛 遗传算法 电平转换器
下载PDF
平板显示器驱动芯片中NLDMOS寄生电容 被引量:2
10
作者 李海松 孙伟锋 +2 位作者 易扬波 俞军军 陆生礼 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第7期1379-1383,共5页
功率器件寄生电容的大小直接关系到平板显示器驱动芯片的功耗及性能.本文利用器件的动态电流来分析NLDMOS寄生电容特性.在不影响NLDMOS直流特性的前提下,通过改变鸟嘴位置,得到具有低寄生电容的高性能器件.将该器件应用于平板显示器驱... 功率器件寄生电容的大小直接关系到平板显示器驱动芯片的功耗及性能.本文利用器件的动态电流来分析NLDMOS寄生电容特性.在不影响NLDMOS直流特性的前提下,通过改变鸟嘴位置,得到具有低寄生电容的高性能器件.将该器件应用于平板显示器驱动芯片高低压转换电路,模拟结果证明该电路的自身功耗降低了34%,高压输出对低压控制信号的扰动减小了32%. 展开更多
关键词 低功耗 鸟嘴 寄生电容 高低压转换电路
下载PDF
一种无阈值压降的可重构高功率密度电荷泵 被引量:1
11
作者 程心 张涵 +1 位作者 陈亮 张章 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2020年第4期487-492,共6页
文章通过折叠浮置电容的方法实现电荷泵片上实时重构,解决了可重构电荷泵中开关路径过多以及低电压转换倍率(voltage conversion ratio,VCR)时部分电容闲置的问题,降低了电荷泵内阻,提高了功率密度,降低了输出电压纹波;在此基础上,提出... 文章通过折叠浮置电容的方法实现电荷泵片上实时重构,解决了可重构电荷泵中开关路径过多以及低电压转换倍率(voltage conversion ratio,VCR)时部分电容闲置的问题,降低了电荷泵内阻,提高了功率密度,降低了输出电压纹波;在此基础上,提出新的电平转换器(level shifter,LS)来产生开关管的控制信号,以消除开关管的阈值压降;同时采用双路LS交替输出的方法,使开关管的控制信号保持适当的死区时间,减小了反向电流。文中以4阶电荷泵为例,基于TSMC CMOS 0.18μm工艺库仿真验证了上述方案的可行性,该结构可在2×、3×、4×、5×这4种VCR之间实时转换,工作电压低至金属氧化物半导体(metal oxide semiconductor,MOS)管阈值电压,空载条件下的输出电压能够达到理想值的97%以上。 展开更多
关键词 电荷泵 可重构 电平转换器(LS) 阈值压降 反向电流
下载PDF
DSP运动控制器的多电源电压信号融合技术 被引量:1
12
作者 帅梅 罗杨宇 陈恳 《制造业自动化》 北大核心 2005年第12期50-54,共5页
随着半导体技术的不断发展,功能复杂的高性能智能控制装备包括DSP运动控制器的设计实现面临各种电源电压水平信号的融合问题,合理处理不同电压水平信号的连接转换成为实现智能控制装备的关键技术之一。本文介绍了多电源电压水平信号融... 随着半导体技术的不断发展,功能复杂的高性能智能控制装备包括DSP运动控制器的设计实现面临各种电源电压水平信号的融合问题,合理处理不同电压水平信号的连接转换成为实现智能控制装备的关键技术之一。本文介绍了多电源电压水平信号融合的原理和方法,并依据这些原理、方法,在基于DSP的运动控制器中进行了具体的设计实现。 展开更多
关键词 运动控制器 多电源电压水平信号 过电压耐压裕度 电平转换器
下载PDF
自举高端驱动浮动地负过冲闭锁问题 被引量:4
13
作者 王友军 《现代电子技术》 2009年第21期182-185,共4页
高压栅极驱动集成电路的实现中都设计有一定的开关噪声耐量,然而,由于结构上不是完全电隔离的,对噪声自然敏感,用于驱动感性负载时,开关换流期在高端浮动地上产生的过负压会使芯片闭锁,导致芯片高端驱动输出失常,甚至电路毁坏,就过负压... 高压栅极驱动集成电路的实现中都设计有一定的开关噪声耐量,然而,由于结构上不是完全电隔离的,对噪声自然敏感,用于驱动感性负载时,开关换流期在高端浮动地上产生的过负压会使芯片闭锁,导致芯片高端驱动输出失常,甚至电路毁坏,就过负压产生原因、闭锁机理及在驱动集成电路的高端浮动地与桥输出之间加入电阻网络等电路级抑制措施进行了详细分析和介绍。 展开更多
关键词 高压集成电路 功率MOS栅驱动集成电路 电平位移 自举 闭锁
下载PDF
基于Ka波段分布式MEMS移相器芯片微封装研究(英文) 被引量:2
14
作者 贺训军 吴群 +1 位作者 朱淮城 Lee Jongchul 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第1期23-28,共6页
本文提出一种适用于Ka波段分布式MEMS移相器的新型封装结构——具有垂直互连线的薄硅作为分布式MEMS移相器衬底,并用芯片微封装方法对移相器进行封装。采用CST模拟软件研究封装结构对移相器射频性能影响,模拟结构表明:当封装结构衬底厚... 本文提出一种适用于Ka波段分布式MEMS移相器的新型封装结构——具有垂直互连线的薄硅作为分布式MEMS移相器衬底,并用芯片微封装方法对移相器进行封装。采用CST模拟软件研究封装结构对移相器射频性能影响,模拟结构表明:当封装结构衬底厚度、垂直互连线半径和空腔高度分别为450μm、50μm和80μm时,Ka波段分布式MEMS移相器的插入损耗小于0.55 dB,回波损耗优于12 dB,相移量具有很好的线性关系,说明该新型封装结构非常适合RF MEMS器件低成本批量封装。 展开更多
关键词 KA波段 MEMS移相器 芯片微封装 薄衬底 垂直互连线
下载PDF
数字系统中混合电压的融合技术 被引量:1
15
作者 侯传教 刘霞 +1 位作者 杨永民 任晓燕 《电子工艺技术》 2006年第3期150-152,155,共4页
电压融合问题是设计数字系统的关键技术之一,讨论了多电源电压混合时数字系统可能出现的问题及相应对策。
关键词 多电源电压 电平转换器 电压融合
下载PDF
场发射平板显示高低压电平转换电路
16
作者 宋李梅 李桦 +1 位作者 杜寰 夏洋 《发光学报》 EI CAS CSCD 北大核心 2006年第5期822-826,共5页
提出适用于场发射高压驱动的高低压电平转换电路设计及性能分析。通过模拟,此电路可以在100V的驱动工作电压以及10mA的驱动电流条件下安全工作,最高工作频率可达20MHz。在50pF输出负载下上升时间和下降时间分别为14,25ns。同时分析了高... 提出适用于场发射高压驱动的高低压电平转换电路设计及性能分析。通过模拟,此电路可以在100V的驱动工作电压以及10mA的驱动电流条件下安全工作,最高工作频率可达20MHz。在50pF输出负载下上升时间和下降时间分别为14,25ns。同时分析了高压CMOS器件与0.8μm标准CMOS工艺兼容过程中的厚栅氧化对于低压器件及高压N管的阈值特性影响。 展开更多
关键词 场发射 电平转换电路 高压CMOS 驱动电路 高低压兼容
下载PDF
一种基于0.13m CMOS工艺的10位SAR A/D转换器
17
作者 佟星元 杨银堂 +2 位作者 肖艳 朱樟明 陈剑鸣 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第3期413-417,445,共6页
基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为... 基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为0.31LSB和0.63LSB。当采样频率为1MS/s,输入信号频率为490kHz时,测得的SFDR为67.33dB,ENOB为9.48bits,功耗为3.25mW。该A/D转换器版图面积为318μm×270μm,能直接应用于嵌入式多电源SoC。 展开更多
关键词 模/数转换器 逐次逼近 电阻-电容组合式 低功耗 电平转换器 多电源片上系统
下载PDF
一种适用于氮化镓半桥结构的高可靠性差分电流补偿电平移位电路
18
作者 赵鹏 姜梅 《电子学报》 EI CAS CSCD 北大核心 2022年第11期2561-2567,共7页
为了提高氮化镓半桥结构的抗dv/dt特性,提出了一种适用于氮化镓半桥结构的高可靠性差分电流补偿新颖电平移位电路.该电路在自举电容作用下,将0 V~5 V输入电压转换为35 V~40 V输出电压,并且在浮点电压快速变化过程中,输出的驱动电压均保... 为了提高氮化镓半桥结构的抗dv/dt特性,提出了一种适用于氮化镓半桥结构的高可靠性差分电流补偿新颖电平移位电路.该电路在自举电容作用下,将0 V~5 V输入电压转换为35 V~40 V输出电压,并且在浮点电压快速变化过程中,输出的驱动电压均保持稳定.电路采用电流镜结构传输信号,能够实现电平信号的快速传递,有效地减小传输延迟.对于浮点电压的快速变化导致移位电平器输出变化的问题,采用新颖的差分电流结构进行电流补偿,提高电路的抗dv/dt特性,获得高可靠性的输出电压.本电路基于标准0.35μm BCD工艺40 V的LDMOS耐压器件,对该电平移位电路在1 MHz频率下进行验证.结果表明上升沿响应延迟为587.184 ps,下降沿响应延迟为832.144 ps,抗正的dv/dt变化为116 V/ns以及对负dv/dt变化不敏感,该电路具有高速,高可靠性优点. 展开更多
关键词 氮化镓 电平移位 电流补偿 半桥结构 自举电容 降压式变换电路
下载PDF
基于FPGA实现快速移位器的设计方案比较
19
作者 陈雷 高德远 +2 位作者 樊晓桠 胡剑 周昔平 《计算机工程与应用》 CSCD 北大核心 2003年第31期18-19,共2页
该文讨论了在FPGA中的用高层次设计方法实现快速移位器时,对不同位数的移位器,全译码,部分译码和全编码三种实现方案如何选取。
关键词 移位器 高层次设计 FPGA
下载PDF
同步降压DC-DC转换器驱动级设计 被引量:3
20
作者 刘焱 龚志鹏 +2 位作者 鲍小亮 周泽坤 张波 《微电子学》 CAS CSCD 北大核心 2012年第2期187-190,194,共5页
提出一种输入电压为4.5~23V、输出电流可达3A的同步降压转换器的驱动级,内部集成了电平移位、死区时间控制及同步管反向电流限制等功能。设计了一种为内部逻辑供电的低压电源,使驱动级大部分可以由低压器件构成,与外部电源供电的驱动... 提出一种输入电压为4.5~23V、输出电流可达3A的同步降压转换器的驱动级,内部集成了电平移位、死区时间控制及同步管反向电流限制等功能。设计了一种为内部逻辑供电的低压电源,使驱动级大部分可以由低压器件构成,与外部电源供电的驱动级相比,大大减小了芯片面积。分析了该电路的结构与工作原理;采用0.6μm BCD工艺,通过HSPICE进行仿真,证明该驱动级方案切实可行。 展开更多
关键词 同步降压 DC-DC转换器 电平位移 死区时间 LDO
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部