采用近似max*运算的Log-MAP译码算法

为有效降低Turbo码译码的硬件存储消耗,提出一种基于近似max*运算的改进的Log-MAP算法。并通过设计合适的数字电路来找出一组数据中最大的两个值嵌入到其相关函数项中,有效实现了低复杂度的Turbo译码器的硬件结构。实验结果表明,所提出的结构比Constant Log-MAP算法结构平均简化了30%,达到了与Log-MAP几乎相同的误码率(BER)性能,降低译码的复杂度,便于实际工程应用。

一种改进的Turbo码Log-MAP译码算法

在传统Turbo码Log-MAP译码算法的基础上,借鉴已有的简化算法,提出了一种改进的Log-MAP译码算法。仿真结果表明,新的算法在大大降低译码复杂度的同时较好地保持了译码性能,使其非常接近Log-MAP算法的译码性能;同时也非常有利于硬件实现。

Turbo码Log-MAP译码算法的一种改进算法

Log-MAP算法是Turbo码译码算法的一种简化算法,本文针对其所存在的缺点提出了一种改进的算法,即用分段的线性函数对校正函数进行拟合。计算机模拟结果表明,应用此算法后可在不影响性能的情况下,既能简化算法过程,又能使硬件的实现变得更加容易。

用于Turbo迭代译码的log-MAP算法的简化

对用于Turbo迭代译码的对数最大后验概率(log-MAP)译码算法进行了分析和推导。根据Turbo编译码特点以及对格图中分支路径量度特性的分析,得到了简化分支路径量度和外部信息计算的方法。并就log-MAP算法中形如ln(e^x+e^y)的计算作了分析和化简,进一步减小log-MAP算法的复杂性。最后给出仿真结果并进行了分析。

WCDMA系统中Turbo码译码器的FPGA实现——高效实现Log-MAP算法的硬件结构

在深入研究 Turbo码译码算法的基础上 ,提出一种高效实现 log- MAP算法的硬件结构 ,基于此结构实现的用于宽带码分多址系统的

Turbo编解码结构及基于LOG-MAP算法的性能仿真研究

阐述Turbo码的编解码结构。研究MAP以及LOG MAP解码算法。设计MATLAB仿真运算程序。根据设计的仿真程序比较Turbo码在不同约束长度、不同迭代次数以及不同编码速率情况下的性能。由仿真结果得出影响Turbo码性能的主要因素是交织器长度、迭代次数、编码速率。在各种情况下通过增加交织器长度和迭代次数、降低编码速率来改善Turbo码的性能。

Turbo码Log-MAP译码算法简化实现的研究

Log-MAP算法实现Turbo译码时,要用查表等方法进行修正项的近似计算。用误差传播理论推导出Log-MAP算法大规模集成电路实现时状态度量和对数似然值等的精度要求,明确了量化方案,并由此得出计算修正项所需要的精度由信道接收值量化精度决定。理论上解释了信道接收值量化间隔为0.25时,8级查表就可以满足译码精度要求;也解释了高信噪比条件下,由于量化误差的传播,修正项可以忽略不计,此时Max-Log-MAP算法与Log-MAP算法一样,也是最优译码算法。根据推导出的对修正项精度的要求,结合修正项函数值分布特点,提出用6级非均匀查表计算修正项的方法。该方法能达到16级查表精度,在实现上比8级均匀查表简单。计算机仿真证明了上述结论。

用于Turbo迭代译码的近似Log-MAP算法研究

本文运用逼近论,研究Log-MAP算法的近似算法.本文提出了校正函数的一阶、二阶和三阶逼近多项式,并对近似式的逼近精度进行了分析和比较.本文将近似Log-MAP算法用于WCDMA turbo译码器中,对译码器在AWGN信道和平坦慢衰落信道上的纠错性能进行了仿真.仿真结果表明：一阶近似Log-MAP算法将Max-Log-MAP turbo译码器的纠错性能改进了0.2~0.3dB,二阶及三阶近似Log-MAP算法与原Log-MAP算法性能等价,优于Max-Log-MAP 算法0.3~0.5dB.

Turbo码Max-Log-MAP算法研究及其实现

首先分析了Turbo码的Log-Map和Max-Log-MAP译码算法,然后对符合CCSDS标准的Turbo码的Max-Log-MAP译码算法在Matlab上进行仿真验证,最后在Xilinx FPGA平台xc4vlx100上硬件实现了Max-Log-MAP算法。

深空通信中的线性Log-MAP算法

Turbo码由于具有逼近香农信道容量限的性能,已经被CCSDS标准采纳。译码算法是Turbo码译码的关键组成部分,也是影响其性能的关键因素,而MAP类译码算法以其优越的性能成为译码算法的主体。在对MAP类译码算法的译码复杂度和性能仿真对比、分析的基础上,针对深空通信中的低信噪比、低误比特率的要求,提出一种线性Log-MAP算法方案,该方案在保证性能损失尽可能小的前提下,有效降低了计算复杂度,适用于深空通信的实际要求。

基于MAX-Log-MAP算法和DSP芯片的Turbo译码器

Turbo码又称为并行级联卷积码,其重要的特性就是实现了伪随机编码的思想,但要实现译码低误码率却要以降低整个编译码系统的效率和增加延时为代价。因此,本文通过分析Turbo码迭代译码原理和MAX-Log-MAP算法,根据性能要求和可行性考虑,以DSP芯片ADSP-TS101和MAX-Log-MAP译码算法来实现Turbo译码器的设计,实验结果表明,该系统误码率较低、延时性能符合要求,工作稳定。

Turbo译码及其Log-MAP简化算法的研究

Log-MAP算法作为MAP算法的简化,已被广泛应用到Turbo译码器中。文中首先讲述了Turbo码的迭代译码原理,然后重点讲述了Log-MAP算法及其几种适用于可编程器件的简化近似算法,最后对不同的简化Log-MAP算法进行了仿真比较。

Turbo译码器基于组合逻辑电路的低复杂度Log-MAP算法

自Turbo编码问世以来,为了实现较低复杂度和优良比特误码率(BER)性能的Turbo译码器,已经有多种简化的对数最大后验概率(Log-MAP)算法被提出。针对Log-MAP算法,提出了一种基于组合逻辑电路(CLC)的复杂度很低的硬件实现架构。该CLC架构可以应用于所有现有的简化Log-MAP算法,只需将其中用于计算fc的算术模块替换为逻辑电路。通过仿真及FPGA实现验证了在相同BER性能下,使用提出的架构可以节约多达30%的硬件资源。此外,该CLC架构无需关注fc是否能用一个简单的函数描述即可硬件实现Log-MAP算法。

一种适用于T-TCM系统的简化的Log-Map算法

本文提出了一种适用于Turbo网格编码调制(T-TCM)系统的简化Log-MAP算法,它可以轻松在硬件实现。我们探索了一种新的分段函数代替Log-MAP算法中的雅克比对数校正项,用这个方法可以损失很小的性能增益去简化Log-MAP算法。仿真结果证明我们的方法可以用非常低的复杂度实现和Log-MAP算法几乎相同的性能。此外,与S.Talakoub等人提出的improved MAX-Log-MAP算法相比,我们的算法降低了大约39%的复杂度,并且完全没有性能损失。

基于Max-Log-MAP算法的Turbo码的硬件设计与实现

Turbo码的应用使得信道编码技术发生了革命性的变化,其译码性能距离Shannon极限只有0.7dB,因而被广泛用于功率受限的无线信道。针对3GPPTS25.212协议给出的WCDMA系统中的Turbo编码器结构,提出了一种硬件实现方法,用VerilogHDL语言描述了译码器各功能模块,并在activeHDL中实现了编译和仿真。

基于SW-Log-MAP算法的Turbo-SISO译码器的设计与实现

Turbo码通过软输入、软输出(SISO)的迭代译码达到了接近Shannon理论极限的性能,为了改进其译码延时较大的缺点,设计了一种可单芯片实现的、支持Turbo译码的滑动窗LogMAP译码器(SW-MAP),并在Xilinx Veritex-4 FPGA上用Verilog HDL语言进行了仿真。结果表明,使用该译码器对CCSDS标准Turbo码译码,可以达到10 Mbit·s-1的数据处理速率,且与软件仿真相比性能损失在0.1 d B以内。

一种低复杂度的Log-MAP译码器结构

根据实际中Turbo译码器硬件实现的重要性,提出了一种适合于并行计算的改进Log-MAP译码算法,即在其译码计算中间参数的过程中,将具有n个输入变量的最大近似算法max*运算简化为取最大值的max运算和相关函数的计算,减少了存储量,有效实现了低复杂度的Turbo译码器的硬件结构。将此改进的算法应用于CCSDS标准和Wi MAX标准中,仿真结果表明,所提出的简化的近似算法与传统的Log-MAP算法对比,有效降低了译码复杂度和时延,而且纠错性能接近Log-MAP算法,便于实际工程应用。

基于常数的混合Log-MAP Turbo译码算法

针对传统的Log-MAP译码算法在硬件实现中,组合电路复杂度引起工作时钟频率较难提升的问题。本文在分析了Turbo码基本原理的基础上,提出了一种改进的Turbo码算法,改进算法结合Max-Log-MAP和Log-MAP算法各自的优势,并引入常数迭代因子。达到了类似Max-Log-MAP算法的高速实现和接近Log-MAP算法的译码性能。

基于Max-Log-MAP的实用Turbo码译码结构

提出了一种实用简化的Max-Log-MAP算法Turbo码译码结构。讨论并进一步简化了一种Max-Log-MAP算法;在分析比较了其与MAP算法区别的基础上,引入尺度因子SF用以修正Max-Log-MAP迭代译码过程中的译码器输出外部信息,提出了一种实用的译码算法SF-Max-Log-MAP。仿真表明,在合理选取SF时,该算法的译码性能明显优于Max-Log-MAP算法。

一种Turbo码的快速Log-MAP译码算法

Log-MAP算法是Turbo码译码算法的一种简化算法,这类算法仍具有译码复杂度高,译码时延大的缺点。针对这一问题,提出了一种简化的对数最大后验概率译码算法。该算法基于逼近理论,用分段式最佳平方逼近多项式近似计算校正函数。仿真结果表明,简化算法具有低复杂度、译码时延少的优点,且译码性能与标准Log-MAP算法相近,较适合在实际工程中使用。