A Low-Noise Readout Circuit for Gyroscopes

In order to suppress the noise of gyroscopes,the method based on lock-in amplifier and capacitor matching of the low-noise readout circuit is proposed. Firstly,the principle to suppress the noise by lock-in amplifier is analyzed,and the noise model of front end is proposed. Secondly,the noise optimization for the charge amplifier is presented according to the noise model of front end. Finally,a readout circuit is constructed by this approach. The measurement results show that the parasitic capacitance of front end is 18 p F,and the noise at resonant frequency( 4 k Hz) is 133 n V / Hz1 / 2,and the overall bias stability is 30° /h,and the noise level is 0. 003° /( s·Hz1 / 2). The noise of the gyroscope with the low-noise readout by this method is suppressed effectively.

高光谱应用的带可调复位时间CDS的低噪声红外焦平面读出电路

低辐射量的高光谱应用对红外焦平面读出电路(ROIC)提出了低噪声的设计要求。相关双采样(CDS)是常用的减少噪声的结构。本文通过调节钳位和采样保持之间的时间间隔来改进CDS,可灵活消除低频噪声。采用180 nm CMOS工艺设计和制造了640×512规模、15μm像元中心距的读出电路。输入级集成了低噪声CTIA与本文提出的可调复位时间CDS(AICDS),所设计的时序产生器使CDS复位时间可以延长0~270个时钟周期。通过延长复位时间减少这个时间间隔,噪声电子数可以由39 e^(-)减少到18.3 e^(-)。SPECTRE仿真结果和实验测试结果证实了提出的AICDS结构可以提升高光谱应用读出电路的噪声性能,因此可以广泛应用。

一种低噪声电荷灵敏前置放大器的研制

介绍了一款新型低噪声电荷灵敏前置放大器的研制。该电荷灵敏前置放大器采用新的自主设计方案,可利用计算机的USB接口直接供电,其电子学等效输入噪声约为0.08 f C,积分非线性为1.8%。该电荷灵敏前置放大器可用于小型半导体核探测谱仪的信号读出放大。集探测器偏置高压、低压电源、电荷灵敏前放、成形电路于一体,体积小、使用方便、噪声低。

应用于微小卫星的CMOS图像传感器芯片设计

针对小卫星以至微纳卫星领域的应用需求,文章对具有抗辐照能力的CMOS图像传感器的芯片架构和关键技术进行了研究,着重对行列选电路、低噪声信号读出、可编程增益放大器和片上ADC等电路设计技术进行了分析和仿真验证。基于0.35μm CMOS抗辐照技术和工艺开展了芯片的关键电路仿真、设计和整体版图设计验证。流片后的测试结果表明,该CMOS图像传感器具有高动态、低噪声和抗辐照特点,其噪声电子为42e-,动态范围为69dB,当辐射总剂量大于100krad(Si)时,器件噪声指标符合预期。

高灵敏度量子点-量子阱光电探测器的大动态范围读出设计

针对高灵敏度量子点-量子阱光电器件宽动态的光电响应特性,进行大的动态范围读出设计,对比分析了不同积分电容的CTIA读出结构的测试结果,设计一款低噪声增益自动可调放大器的读出结构,使输出动态范围扩展了26 dB,,获得较好的读出信噪比。

基于成像系统应用的低噪声Si-CMOS读出电路设计

本文分析了读出电路的工作原理,基于相关双采样(CDS)技术,提出了一种改进的电容跨导放大器(CTIA)结构的Si-CMOS读出电路,并详细介绍了电路结构及工作过程。

高精度低噪声MEMS陀螺仪电容读出电路

在研究电容式微机械陀螺信号通路工作原理的基础上,分析了影响电容式读出电路精度的各种非理想因素并进行了量化计算,设计了一款低噪声电容读出电路。该芯片采用高频调制原理实现了低频噪声的转移,同时提出了一款具有高电源抑制比的低噪声运算放大器,采用连续时间的电容读出方法研制了微机械陀螺ASIC电路。该芯片采用0.5μm CMOS工艺,芯片面积为3.5mm×3.4 mm,测试结果表明,该单片ASIC的输出级噪底为-117 dB,当陀螺仪量程为±300°/s时,分辨率可以达到0.00035°/s。

电容式加速度计读出电路芯片设计

针对实验室的差分电容变化量为fF量级、频带宽度为0-20kHz的电容式加速度计,设计了一种可以有效减少噪声、失调电压和寄生电容影响的读出电路。该电路由开关电容积分电路、低噪声运放和单位增益采样保持电路组成。在0.5μm 2P3MCMOS工艺下完成该电路设计,通过仿真结果表明,该电路的输出电压与差分电容变化量成很好的线性关系,可以检测差分电容变化量达到fF量级。