低功耗VLSI芯片的设计方法

对便携式电子器件的日益需求已经导致了功耗在IC设计产业的重要性。根据VLSI的设计流程,结合微处理器的工作机制,在系统、行为、结构、逻辑和物理5个层面上对低功耗的设计方法做了全面地分析。

基于TTA的异步微处理器设计及其VLSI实现

本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右.

多通道数字助听器算法及低功耗VLSI设计

改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和噪声谱的帧间相关性,改进了传统的多子带谱相减算法,使之在硬件实现时便于并行运算,同时不影响消噪性能.最后,综合采用多种低功耗设计方法,在SMIC的130nm工艺条件下,完成了基于上述算法的多通道数字助听器VLSI设计.后仿结果表明,该设计总功耗仅为228μW.

采用异步电路的低功耗微控制器的VLSI设计与实现

介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .

VLSI电路低功耗设计研究进展

介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低功耗的研究进行了系统和科学的阐述,可为相关研究设计人员提供有益的参考。

基于望远镜搜索的块匹配运动估值的低功耗VLSI结构

在一种基于望远镜搜索的块匹配运动估值的 VL SI实现中 ,对用于加速搜索的传统心动阵列引擎进行了结构上的改进 ,从而能够显著地降低功耗 .方法是使用一种新的块匹配误差计算的提早跳出技术 ,并通过在阵列处理单元中屏蔽操作数来避免不必要的计算操作 .基于算法模拟结果的简单估计表明 :使用新结构搜索引擎的运动估值 ,功耗可降低到原来的 40 %左右 ,而仍然保持着相同的处理速度和相似的视频解码图质量 .

一种新的使用两种比特分辨率图象的块匹配运动估计算法及其低功耗VLSI结构

本文给出了一种新的块匹配运动估计算法 ,它根据视频图像内容的复杂程度自适应地选择常规的或者低比特分辨率的图像来进行块匹配 ,并且采用了一种混合使用两种比特分辨率图像的新望远镜搜索算法 .模拟结果表明 ,新算法具有较低的计算复杂性 ,并且能够保证较好的视频质量 .基于该算法 ,我们设计了一种新的脉动阵列结构的搜索引擎 .该引擎具有可分割的数据通道 ,从而在使用低比特分辨率图像进行块匹配时能够通过加强处理的并行性来提高吞吐率 .新的运动估计器可工作在较低的时钟频率和电源电压之下 。

几种CMOS VLSI的低功耗BIST技术

在分析全扫描内建自测试(BIST)较高测试功耗的基础上,总结出几种SMOS VLSI的低功耗BIST技术方案,包括减少待测电路(CUT)输入端的翻转次数、简化线性反馈移位寄存器(LFSR) 结构、部分扫描低功耗BIST方法等。分析结果表明,这些方法不但在保证测试覆盖率的条件下,降低了测试平均功耗和峰值功耗,而且综合应用这几种方法将会使系统功耗指标达到最佳。

连续小波变换VLSI实现综述

小波变换是信号处理、图像压缩和模式识别等诸多领域中一个非常有效的数学分析工具。然而,实时小波变换计算量大,需要专用硬件来实现。连续小波变换的VLSI实现在处理速度、功耗及适用频率范围方面都具有较明显的优势,且实现方法灵活。本文对近年来有关该领域的研究情况作了综合评述,讨论了其中存在的问题,并指出了今后的若干发展方向,特别是瞬时缩展电路技术是实现低电压低功耗小波变换芯片的重要途经之一。

一种适合于低代价、低功耗VLSI实现的块匹配运动估值算法

本文给出了一种用于块匹配运动估值的改进的多分辨率望远镜搜索（ＭＲＴｌｃＳ）算法。它以望远镜的逆向搜索取代了传统的望远镜搜索，这一改进有效地降低了ＶＬＳＩ实现时对片上存储器容量和带宽的要求。此外本文还采用运动跟踪和自适应搜索窗技术来减小运动估值的计算复杂性。适合于低代价、低功耗ＶＬＳＩ实现是新算法的显著特点。模拟结果表明新算法要求的平均运算量仅为ＭＲＴｌｃＳ Ｈ法的３０％左右，而仍然可以得到相似的视频解码图质量。本文也给出了新算法和 ＭＲＴｌｃＳ算法用于 ＶＬＳｌ实现时的硬件代价和功耗比较。

一个异步低功耗微控制器的结构设计与VLSI实现

介绍了一个低功耗微控制器的结构设计与 VLSI电路实现。适当地选择并设计了微控制器的体系结构和流水线 ,同时采用了异步逻辑的电路实现方法。该微控制器与 PIC1 6C61的指令集兼容 ,功能相仿。在 Chartered0 .6μm的工艺条件下 ,平均功耗只有 PIC1 6C61的 1 6%。与其他各种类型的现有微控制器相比 。

低功耗并行的二维离散小波变换的VLSI结构

提出了一种基于提升算法的低功耗并行的二维离散小波变换的VLSI结构。提出结构的同时进行行和列方向的处理,不需要额外的缓存来存储用于列变换的中间变换系数。通过分时复用关键的运算功能模块,该结构同时可以对两行数据进行处理,硬件的利用率达到100%。边界对称扩展通过嵌入式电路实现,大大降低了需要的片上存储器的数量以及对片外存储器的访问,有效地降低了系统的功耗。

低功率数字信号处理应用的VLSI设计

数字系统的功率优化可以从算法级、结构级、电路级和采用的工艺等各个层次上实现。电路和工艺对于数字系统功率消耗的影响是显然的,但是从结构层次的改变也是减少系统功率的重要方面。给出了一种基于乘法运算单元集成电路的低功率实现方案,以及在不同电路组合和结构实现时系统功率消耗的性能比较。

VLSI低功耗设计方法的研究

针对近年来VLSI功耗问题越来越被关注,尤其是在电池供电的便携式设备中CMOS电路的功耗问题尤为重要。本文对VLSI的低功耗设计方法进行了研究,首先对VLSI作了简介,其次分析了VLSI的功耗来源,最后就如何实现VLSI开关功耗的低功耗设计,着重讨论了几项技术。本文对电子行业从业人员有一定的积极意义。

异步VLSI电路的低功耗技术研究

异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性，并对其实现方法进行了探讨。

低压/低功耗VLSI中器件结构的设计

随着个人数据处理和通信技术的发展，设备的小型化推动着ＶＬＳＩ向低压、低功耗的工作方式转化。但硅ＶＬＳＩ电路在室温（Ｔ＝３００Ｋ）下工作，会受到各种因素的限制，如静态漏电流、穿通、速度等。文章从ＭＯＳ器件的物理角度，阐述低压、低功耗ＭＯＳ集成电路中器件结构的设计，并给出了器件的模拟特性。

VLSI行为层的多电压低功耗调度研究

分析了VLSI的功耗模型,综述了多电压低功耗优化调度技术,通过对已有优化调度技术的评估,表明利用多电压调度技术能够有效地降低电路功耗,同时指出行为层的多电压综合设计会带来的一些负面影响,如物理布局等问题,针对该问题提出了一种行为层综合方案———调度分区一法,最后提出了VLSI行为层综合设计研究的新方向。

SOI动态阈值MOS研究进展

随着器件尺寸的不断缩小,传统MOS器件遇到工作电压和阈值电压难以等比例缩小的难题,以至于降低电路性能,而工作在低压低功耗领域的SOIDTMOS可以有效地解决这个问题。本文介绍了四种类型的SOIDTMOS器件,其中着重论述了栅体直接连接DTMOS、双栅DTMOS和栅体肖特基接触DTMOS的工作原理和性能,具体分析了优化器件性能的五种方案,探讨了SOIDTMOS存在的优势和不足。最后指出,具有出色性能的SOIDTMOS必将在未来的移动通讯和SOC等低压低功耗电路中占有一席之地。

一种高速低功耗32位RISC微处理器的设计

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。

助听器多通道宽动态范围压缩的低功耗硬件实现

多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将信号的平均能量直接映射为线性刻度的增益,完全避免了非线性运算.并且,该方法采用合适的表格区间划分达到较小的误差;对查表结果进行递归平滑,抑制增益波动的同时,可灵活调整启动时间和释放时间.仿真表明,该方法得到的增益与直接计算的结果比较吻合,且波动较小.此外,因无需对I/O曲线作分段线性的约束,使该方法具有较大的配置灵活性.在SMIC的0.13μm工艺条件下,基于该方法完成了32通道WDRC的VLSI设计并流片.实测结果表明,该设计的功耗仅为19.2μW.