应用于红外读出电路的LVDS接收电路设计

在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。

8b／10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。

基于LVDS的高速图像数据存储系统设计

介绍了一种基于LVDS的高速远程图像数据存储系统。系统以FPGA芯片作为控制核心,采用低压差分信号技术(Low voltage differential signaling,LVDS)接口解串和驱动芯片相结合,保证了有效接收远程数据;采用交替双平面的FLASH编程方式来控制图像数据的存储,实现了以28.95MB/s的速度对实时图像数据进行存储的要求。经试验验证和实测证明,该图像数据存储系统性能稳定,数据存储可靠,能满足实际测试要求。

基于FPGA的LVDS高速差分板间接口应用

随着ADC器件速率的提高以及FPGA、DSP器件运算速度的提升,高速AD和信号处理系统之间需要进行高速、稳定的数据传输,原来广泛应用CPCI以及FDPD高速总线的带宽已经无法满足宽带接收机的数据传输速率要求,成为影响接收机性能的新瓶颈。针对这一情况,提出了一种基于LVDS差分接口的DDR传输接口,解决了这一瓶颈,并且在实际硬件平台上进行了FPGA实现,达到了18.4 Gbit/s的接口速率。

LVDS高速接口电路设计

LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和恒流驱动输出实现了低噪声和低功耗。文中提出了一种接口电路,在0.35μm CMOS工艺上仿真达到1Gbps,信号符合LVDS标准的要求。

基于FPGA和LVDS技术的光缆传输技术

为了解决弹上记录器和地面测试台之间高速数据流远距离传输问题,提出一种利用低电压差分信号(LVDS)接口器件实现数据远距离传输的设计方案。实验证明该方案传输速度达到20 Mb/s,传输距离达到300 m,传输速度和传输距离得到显著提高。该优秀的长线传输技术已成功应用于在某项目中。

机载LVDS数字视频信号采集记录技术研究

针对某飞机机载数字平面显示器,以LVDS作为视频信号传输标准,在飞行试验中,对显示器显示的视频画面需要实时采集记录的问题进行了研究分析。介绍了PC104构架的采集器主要设计内容以及实现方法,结合飞行试验对研究结果进行了验证,并对应用情况进行了说明。

CMOS高速低功耗LVDS驱动电路设计

随着半导体技术的发展,芯片接口的数据传输率制约着芯片性能的提升,采用低压差分接口能够有效提升接口的数据传输率、降低接口功耗并抑制传输噪声。文中介绍了典型的低压差分接口电路及其工作原理,并在此基础上对低压差分接口电路进行了重新设计。设计的低压差分接口电路能够工作在1.8V,数据传输率达1.6Gb/s,功耗0.45mW。

LVDS接口原理和标准及在平板显示系统中的应用

对LVDS工作原理、特点和标准进行分析和研究,并介绍LVDS在平板显示系统中的应用。

高速LVDS接口电路设计

随着数字电路数据量的提高,数据的传输速率也越来越快,LVDS(低压差分信号)标准越来越多的应用在FPGA和ASIC器件中。文章对LVDS信号的特点进行了分析,说明了PCB设计中差分走线的注意事项并结合实际应用设计了一块LVDS接口板。

一种应用于高速数据通信的LVDS接收器设计

提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。

一种高速低功耗LVDS发射器设计

依据标准IEEE Std.1596.3-1996,提出了一种高速低电压差分信号(LVDS)发射器电路,给出电路结构、仿真数据及版图。电路采用65 nm 1P9M CMOS Logic工艺设计实现。用Spectre仿真器对发送器进行模拟仿真,仿真结果表明该发射器电路在电源电压为2.5 V的工作条件下,数据传输速率可以达到2 Gbps,平均功耗为9mW。

简易USB与LVDS接口转换器

设计一种可实现通用串行接口(USB)接口与低压差分信号(LVDS)接口相互转换的接口转换器。设计中使用专用转换器USB3300,SN65LV1023以及SN65LV1224,将USB和LVDS协议的物理层差分信号转换成并行数据信号,这样便能用较为简单的FPGA编程实现协议数据转换。

基于LVDS的存储测试系统的设计

本文研究设计了基于LVDS的存储测试系统,整个系统的设计思路是首先在LVDS接口芯片端接收由采集器件采集到的大量数据,并将接收到的差分信号数据转换为TTL信号。然后由FPGA控制将数据写入FLASH存储器中,最终通过输出接口由计算机来读取存入存储器的数据。

高速低压差分信号(LVDS)器件应用设计方法研究

随着高速LVDS器件得到广泛应用,在高速信号使用LVDS传输时,信号传输线路问题、信号传输波形的最佳化成为非常重要的课题之一。由于印制电路板的布局布线直接影响信号传输质量,因此利用仿真对印制板分析成为设计上不可缺少的手段。有鉴于此,文章深入探讨了高速电路的设计,总结出设计技巧。

基于FPGA的LVDS转千兆以太网适配器的设计及应用

星载光谱仪的数据接口为LVDS接口,为快速地将其转换为地面民用设备,设计了LVDS转千兆以太网适配器。适配器采用FPGA为主控芯片,接收光谱仪发送的串行的图像数据,并将其封装为以太网帧格式,然后通过网口芯片传输给上位机;同时适配器接收上位机发送的命令数据,并转发给光谱仪。实验结果表明,适配器在传输速率为43 Mbit/s时,连续运行48 h,误码率为0,在实验室条件和自然条件下均能稳定传输数据,可作为光谱仪的转换接口。

一种高性能CMOS LVDS接收电路的设计

提出了一种符合IEEE Std 1596.3-1996标准,适用于芯片间高速数据传输的低电压差分信号（LVDS）接收电路;有效地解决了传统电路结构在电源电压降至3.3 V或更低以后不能稳定工作在标准规定的整个输入共模电平范围内的问题,电路能在符合标准的0.05-2.35 V输入共模电平范围内稳定工作,传输速率可达1.6 Gb/s,平均功耗1.18 mW。设计基于HJTC（和舰科技）Logic 0.18μm 1.8 V/3.3 V CMOS工艺,使用3.3 V厚栅MOS管和1.8 V薄栅MOS管。

基于SOI CMOS工艺的LVDS驱动器设计

基于绝缘体硅(SOI)0.35μm工艺实现了一款满足IEEE 1596.3和ANSI/TIA/EIA-644工业标准的低压差分信号(LVDS)驱动器芯片。全芯片分为预驱动模块、输出驱动模块、共模反馈模块、使能模块和偏置模块。提出了一种具有低输入电容输出驱动模块电路结构,经仿真验证可有效降低LVDS预驱动模块30%的功耗,同时降低29%的信号延时。芯片利用共模反馈机制控制输出信号的共模电平范围,通过环路补偿保证共模反馈电路的环路稳定性。芯片使用3.3 V供电电压,经Spice仿真并流片测试,输出信号共模电平1.23 V,差分输出电压347 mV,在400 Mbit/s数据传输速率下单路动态功耗为22 mW。

基于LVDS的高速数据回读系统设计

针对某型号弹体在发射和飞行过程中被测参数信号存在脉宽极窄的现象,其内置离线式采集系统在设计时会采用高采样率的模数转换器(ADC),但存在固态存储器(Flash)最终存储的数据量太大、现有回读系统速率慢、回读时间过长、靶场实验无法继续进行等问题.基于此,设计了一种可以将数据高速回读的系统.系统使用现场可编辑门阵列(FPGA)作为主控模块,利用FPGA内部资源搭建低电压差分信号(LVDS)接口用于数据回读;使用Visual Studio编写上位机,完成指令和数据的交互,实现数据的及时回读.实验结果表明,该系统回读速率达100 MB/s,且无误码、丢帧现象.

基于LVDS的高速数据存储系统优化设计

针对数据存储系统数据写入速率较低、不能与遥测系统的数据传输速率相匹配及数据回收读数存在回收速率慢、传输距离不足等问题,提出了采用LVDS接口及NAND FLASH的高速存储系统设计方案。系统以FPGA作为控制核心,采用双平面交替编程、流水线式操作方式提高数据写入速率;采用LVDS高速数据接口替代传统的并行数据回收读数接口,并配合数据均衡器及驱动器解决回收读数速率低及传输距离不足的问题;对命令识别方式及数据写入时序控制进行了优化设计。经试验验证,优化后的数据存储系统写入速率可以达到60 MB/s,可以满足数据实时高速存储的要求,数据回收方便,性能稳定、可靠。