一种基于忆阻器的2T2M存储阵列的设计研究

为了提高非易失性存储器的存储密度和存储效率,提出了一种基于忆阻器的2T2M存储阵列.该阵列采用10×10的交叉结构.Simulink仿真实验证明,该存储阵列不仅可以有效增加存储单元的存储密度和提高存储效率,而且电路结构简单;因此,该存储阵列可为高存储密度电路和图像存储的设计提供参考.

内存映射文件及其在大数据量文件快速存取中的应用

分析了Win3 2系统下的虚拟内存系统模式及内存映射文件的工作机理 ,介绍了如何用WindowsAPI将文件映射至内存 ,并通过实验数据得出 ,采用内存映射文件在对大数据量文件进行存取 。

复杂指令集流水线系统设计

摒弃传统流水线设计必须先将复杂指令集指令转化为精简指令集指令,然后再按照精简指令集实现流水线的方法.采用拓展的哈佛结构,设计新型指令流水线前端多指令缓冲和双指令指针,以及流水线中、后端双总线寄存器组和多端口数据存储器,优化指令流水线结构,实现高效率的复杂指令集指令流水线系统.设计从理论上解决了复杂指令集流水线实现的两个难点:寄存器和存储器读写冲突问题,以及流水线各阶段功能和任务划分.VHDL语言建模,用ModelSim和Xilinx仿真、测试,证明复杂指令集流水线系统设计可行.

高速SDRAM控制器的嵌入式设计

为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。

PWLRU:一种面向闪存数据库的缓冲区存取算法

针对现有缓冲区替换算法无法充分发挥闪存数据库性能的不足,研究了缓冲区存取方法.根据数据库OLTP应用中IO行为的特点以及闪存的物理特性,提出一种新的缓冲区存取算法——基于页面权重的最近最少使用替换(PWLRU).PWLRU首先对缓冲区内的页面设定权重,在扫描与修改某页面时对权重进行调节,并优先替换权重为零的页面.实验选用基于MYSQL的TPC-C测试标准作为模拟仿真环境,实验结果证明:PWLRU不仅能保证缓存命中率不低于经典的最近最少使用替换算法(LRU),而且在闪存上的IO平均读取代价和能耗均优于LRU和之前面向嵌入式闪存环境提出的先清除-最近最少使用替换算法(CFLRU),是一种特别适合闪存数据库的缓冲区存取算法.

存储器行缓冲区命中预测研究

存储系统已经成为提高计算机系统性能的一个瓶颈。现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟。首先对存储器行缓冲区的控制策略进行研究,提出了读写分离式页模式预测器,并提出了双饱和计数器预测器和2级预测器等两种预测器方案;然后以SimpleScalar搭建的仿真平台对提出的预测方案进行了性能评估。结果显示,与缓冲区"关"策略相比,平均访问延迟减少了26%,IPC平均提高了4.3%;与缓冲区"开"策略相比,平均访问延迟减少了19.6%,IPC平均提高了2.5%。

基于I^2C总线的存储器研究与分布式测温系统应用

文章介绍了分布式测温系统结构以及应用I^2C总线接口芯片设计存储器电路,I^2C总线采用两线制,由数据线SDA和时钟线SOL构成。文中说明I^2C总线特点和寻址方式。对I^2C总线数据传送的过程进行了详细阐述。分析了I^2C总线启动与结束时序,解释了数据传送过程中应答信号与非应答信号的处理。并指出了程序设计中应答信号与非应答信号容易产生错误的地方。给出了I^2C总线E^2PROM芯片与单片机的硬件连接。对I^2C总线E^2PROM芯片的软件编程进行了详细描述,阐述了E^2PROM芯片的写入程序设计以及连续读取程序设计。文中基于I^2C总线存储器电路连接与软件编程已经成功应用于分布式测温系统中,实现了正确存储报警信息的功能。

机顶盒中文智能化用户界面的软件实现

简要阐述了数字电视机顶盒中文智能化用户界面实现的必要性 ,并详细给出了两种软件实现方案 ,最后分析。

铁电存储器FM24C16及其应用

在单片机系统设计中 ,存储器是必不可少的一部分 ,与其它类型的存储器相比较 ,铁电存储器(FRAM)具有独特的优势。介绍了铁电存储器FM2 4C16及其与PIC系列单片机的接口电路 。

基于串行FRAM的固态存储器构建

为简化嵌入式系统利用NAND闪存保存大容量数据的设计复杂性,提出一种利用铁电随机存储器(FRAM)构建固态存储器实现快速高效存取的方法。制定串行FRAM与RAM相结合的最优存储协议,给出查询存储器块的概念和串行FRAM存储数据的快速查询算法,介绍串行FRAM与RAM相结合的存储协议和FM24W256的块读写算法。51单片机的电机驱动总成载重测试仪设计与工业性实验结果表明,利用FRAM设计的固态存储器,具有软硬件开销小、存取速度快、实现简单可靠的特点,能满足嵌入式系统长期存储的要求。

基于大粒度的C语言并行化及其实现模型PARA-C

在当前程序自动并行化尚未有突破性进展的形势下，我们提出了小粒度自动并行，大粒度程序员导航的并行化方案，并侧重大粒度并行，给出了对Ｃ语言加入并行描述成分的并行程序设计语言模型ＰＡＲＡ－Ｃ。该文介绍了作者设计ＰＡＲＡ－Ｃ的目的，及其基于大粒度的并行的创建、读写冲突的同步实现、数据通讯等并行特征。在共享内存的存储模式下，对上述并行要素的实现从预编译和运行时两个方面进行了讨论。

配电网调度监测数据的多线程集群共享内存折叠压缩方法

针对配电网中数据指数增长造成的读写时延越来越长的问题,提出一种多线程集群共享内存折叠压缩新方法。将数据结构扁平化处理融入于数据压缩之中,通过启用内存折叠方法,在写入内存过程中消除数据冗余,改变数据结构,减少刷新到磁盘的次数,同时缓解磁盘块缓存的压力,从而提高对数据的读写性能,以千万条数据记录的某动车段10kV配电网远动调度监控系统实测数据为例,搭建4个节点测试集群,进行集群内存压缩导入延时测试与读写性能测试。实验结果表明,启用内存压缩能优化内存结构,提升调度监测数据库的读写性能。

LED电子显示屏的数据存储和处理

采用发光二极管(LED)点阵模块构成的电子显示屏已经越来越广泛地应用于生产、生活、公共场所等各个方面。用于小型公示场所的电子显示屏是规模最小的一种。设计这类电子显示屏的原则是,在满足显示要求的前提下,尽量节省投入,缩短开发周期,以降低成本。而正确选择、设计异步式LED电子显示屏的数据存储和处理方案,是设计这类电子显示屏的关键。

内存映射文件及其在广义舒适度仿真中的应用

本文分析了win32系统下的虚拟内存系统模式及内存映射文件的工作机理,介绍了如何用windows API将文件映射至内存,利用原型页表入口技术实现了多个进程之间的数据共享。通过实验数据得出,采用内存映射文件读取高速服役列车的广义舒适度仿真中的超大数据文件,其效率远远高于传统的基于文件I/O方式的数据存取。

基于USB接口的车载非接触IC卡读写器

针对在公交系统中存在频繁又琐碎的收费管理问题 ,采用PHILIPS公司的Mifare1卡作为非接触IC卡 ,设计了以单片机为控制器的IC卡读写器 ,与上位机的通讯采用标准的USB1.1接口 ,即插即用 ,具有安全、实用、方便、快捷、可靠性高的特点。

固态薄膜可重编程的模拟可变电阻存储器的制造和性能

介绍氧化钨基永久性的电可重编程的可变电阻器作为用于电子神经网络的模拟突触记忆联接器。该器件具有类晶体管的多层薄膜器件结构，它是依次由直流溅射和电子束蒸发工艺沉积到一个绝缘衬底，即衬底／Ni／WO3／SiO／Cr2O3／SiO／Al。用电压控制H+离子可逆地内插和去插到WO3薄膜来调制电阻。一个吸湿的Cr2O3薄膜用作H+离子源。该器件电阻可以特制和稳定在很宽的动态范围（约105～109Ω），并且编程速度受控制电压调制。讨论了该器件在响应速度、可逆性、稳定性和循环性方面的适应能力。

新型闪存文件管理算法设计

目的为提高闪存的整体操作性能和使用寿命,提出新型的闪存文件管理算法.方法在传统的文件管理系统的基础上加入了线性排序和连续空间功能,在文件存储之前完成闪存各部分利用程度和文件连续性的排序,使得新存储的文件放在利用率和连续程度最优的空间中.结果在相同操作的情况下,传统的文件管理系统只有前半部分甚至更少的空间被重复多次使用,而在笔者设计的系统中各个文件存储区域平均的存储文件,每部分的操作次数达到均衡,同时文件断开次数明显减少.结论笔者设计的管理系统优于传统系统,提高了文件的连续度,减少文件的读取时间,延长闪存的使用寿命.

一种二维转置多通道读写存储体组件的设计与实现

本文用FPGA设计、实现了一种可4路读写控制,且全硬件实现二维转置操作的存储体组件,可同时提供4路64位数据给多个运算器使用,实现了4路并行操作。该组件已在实际运用中使用。

SPM结构上冗余读延迟写优化的设计与实现

随着微处理器架构的发展,将片上SRAM组织成SPM这种软件管理的非cache结构成为众多处理器的选择。SPM结构的特点是实现简单,访问延迟低、带宽高。要有效利用有限的片上SPM空间提升程序性能,必须由用户显式进行数据的布局和传送,或者由编译器进行高效的自动访存优化。冗余读延迟写优化从循环中多个主存访问之间的关联性出发,自动进行了数据传送和缓存优化,提高了SPM上的数据重用率。经过测试,可以有效提升程序性能。

Bloch线存储功能芯片专用电路设计

研究了场存取方式的Bloch线存取功能芯片结构，设计了配套的读写操作专用时序脉冲电路，着重分析了电路元器件参数对长下降沿梯形波变换的影响以及时序脉冲幅度、上升沿、下降沿等对读写操作区的影响，为场存取功能芯片设计提供了重要依据．