速率积分半球谐振陀螺双通道同步测控系统

半球谐振子驻波精准矢量检测与激励是实现速率积分半球谐振陀螺的关键。文中提出了一种基于正交方位振动信号同步检测激励的速率积分半球谐振陀螺双通道同步测控方案,并通过实物实验对该方案的有效性进行了验证。首先,优化了谐振子驻波解调方案;其次,设计了适用于双通道同步测控模式的速率积分半球谐振陀螺多回路控制方法,实现了驻波的频率跟踪和幅度、正交控制,并加入角位置预测方案,保证了检测、驱动的同步性;然后,针对FPGA浮点数运算能力弱及参数调试和算法优化困难等问题,设计并实现了基于“FPGA+DSP”的双数字核心架构半球谐振陀螺控制电路。该电路在保证测控系统时序特性的同时,提高了系统的运算精度和编译效率;最后,利用实物实验对所设计的半球谐振陀螺多回路控制方法进行了验证。实验结果表明,文中设计的双通道同步测控系统有效实现了半球谐振陀螺速率积分控制模式,陀螺角速率输出噪声标准差达到0.001°/s以下,标度因数非线性度达到1.298×10-5量级。

基于混合信号集成电路的射频前端设计与性能优化

随着无线通信技术的快速发展,作为无线通信系统的重要组成部分,射频前端性能的优劣直接影响到整个系统的通信质量和稳定性。作为实现射频前端的关键技术之一,混合信号集成电路技术的设计与性能优化成为当前研究的热点。

机载线缆间的串扰耦合分析

串扰是机载设备间互联线缆干扰耦合的重要因素。以混合模S参数为基础,建立单线-双绞线模型以模拟机载设备之间的动力线缆对信号线产生的串扰耦合。在此模型基础上提出串扰耦合测试方案,搭建串扰耦合测试系统,并根据测试获得的耦合系数评估单线-双绞线线间串扰耦合强弱。通过测试比较,对影响因素进行分析,结果表明,距地高度对线间串扰影响不大,线间距对线间串扰耦合影响显著,因此在条件允许下尽可能增加设备间互联线缆的间距可有效抑制串扰耦合。

基于模数混合子带划分的信号重构建模分析与优化

为了应对宽带阻塞式干扰,通信干扰对消系统通常应用基于子带划分的干扰对消技术来提升宽带干扰抑制能力,同时为了兼顾通信性能,将子带信号重构恢复为通信信号,保障通信质量。该文采用模拟电路与数字处理相结合的方式,搭建了子带划分与信号重构框架,通过模拟滤波器实现第1级宽滤波,减小信号处理带宽,利用数字滤波器完成第2级窄滤波,进一步提高信号信噪比。针对通信信号在子带划分过程中,存在跨子带重构失真的问题,建立了子带划分与信号重构系统时频域模型,分析子带间幅相不一致对信号重构的影响。为了解决重构信号的幅相不一致问题,提出了相位校准方法与滤波器幅频优化方法,从幅度和相位两方面同时保证跨子带信号的近似无失真重构。仿真与实验结果表明,该文所设计的滤波器幅频响应具有良好的重构精度,并且解决了跨子带信号重构的相位失真问题,有效降低了重构通信信号的误码率。

基于数字处理的频差电阻抗成像系统设计

电阻抗成像(EIT)作为一种功能医学影像技术,可以反映组织功能的变化。在已有研究的基础上,开发一种体积小、功耗低、高速、频带宽、具有扫频和混频2种激励方式的电阻抗成像系统,应用于人体胸腹部疾病的早期筛查。该系统采用8×8电极阵列,用高性能FPGA为核心,使得激励源控制、数字频率合成、信号预处理、高速相敏检波、快速傅里叶变换解调测量信号等功能集成在单一的芯片中,减小了系统的复杂性,提高了可靠性和可移植性。在图像重构中,使用可靠性较高的正则化算法抑制电阻抗成像逆问题解的振荡,从而重建过程趋于稳定,提高了目标空间分辨率和成像深度。

多层感知机在模拟/混合电路故障诊断中的应用

多层感知机具有解决复杂分类问题的能力,应用于模拟/混合电路的测试,能够实现快速故障诊断及定位,具有准确率高的特点。实验证明该方法是行之有效的。

基于径向基函数神经网络的模拟/混合电路故障诊断

径向基函数神经网络是一种前馈型神经网络,具有较强的函数逼近能力和分类能力,学习速度快等优点。本文采用幅值恒定的正弦信号源进行模拟电路的故障仿真,从频域提取输出信号波形的特征值建立故障字典,应用径向基函数神经网络的这些优点进行响应分析和故障诊断,能够实现快速故障诊断及定位,具有准确率高的特点。

一种新颖的单片集成红外传感信号处理器

介绍一种新颖的单片集成红外传感信号处理器。这种处理器能与多种红外传感器匹配 ,对接收到的传感信号进行处理 ,产生控制信号 ,快速启动各类装置 ,实现自动控制。芯片设计中采用多种抗噪声和低功耗设计技术。本处理器用 1 .2μm双层多晶双层金属 N阱 CMOS工艺实现 ,芯片总面积 2 .7mm2 ,电源电压 5 V时的静态电流为 1 .2 m A。

集成电路测试相关标准研究与探讨

重点研究了纯数字信号、混合信号和片上系统测试的一些问题及相关标准,阐述了各标准的作用,分析了这些标准在实际应用中存在的一些问题及其局限性。

高性能电流型CMOS显性脉冲触发器设计

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发.

混合信号集成电路测试中的约束条件分析

对于混合信号集成电路来说,其模拟和数字部分之间存在相互关联,如模拟输出控制数字输入。为了测试出电路中的呆滞型故障,需要考虑对模拟输入的约束要求。本文根据被测电路的测试矢量集,分析混合信号集成电路测试中所需的限制条件并给出相应的模拟激励。

基于FPGA的混合信号控制结构的设计

提出了一种基于现场可编程门阵列(FPGA)的混合信号控制结构。该控制结构仅包含了一个FPGA控制器、一个DAC转换器以及一个比较器。这种混合信号的控制结构具有即时响应的优点,其动态特性非常接近模拟控制方案。更重要的是,在该控制结构中所用器件都适合功率集成。这种混合控制结构的优良性能为其在更多工业控制系统中的应用提供了可能。

高行频混合域TDI累加成像技术研究

随着航天遥感领域高分辨率时间延迟积分成像中行频的提高,在一个积分时间内入瞳能量逐渐减少,在弱光条件下成像品质下降,需要采用增大积分级数的方法弥补能量的不足。现有传统数字域累加势必会导致叠加引入过多噪声,而模拟域又受到器件工艺的影响无法实现大级数累加。文章首先提出了一种基于电荷域和数字域混合的累加方式,并阐述了具体成像方案。同时,结合相机在轨成像方式,对混合域累加方式下的信噪比和调制传递函数(Modulation Transfer Function,MTF)进行了理论推导。文章最后搭建实验环境对混合域累加方式下信噪比和MTF进行测试,并与传统电荷域进行比较,验证了混合域累加理论的正确性以及实现方法的可行性。根据分析与验证,文章所提方法有效的解决了单纯电荷域与数字域的主要瓶颈,为超高分辨率成像领域提供了有效的解决方案。

用于混合信号集成电路的低噪声电流型触发器

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用单闩锁双边沿触发器可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗.采用0.25μm CMOS工艺参数的HSPICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CMOS电路.

新型低噪声电流型CMOS边沿触发器设计

提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。

一二次融合的智能集成开关在配电网上应用的研究

针对传统技术中一二次融合智能集成开关故障诊断不灵敏,应用效率不高,提出了新的应用方案。构建了EMD-ICA融合算法和BP神经网络算法模型,通过EMD-ICA算法,快速、准确地提取一二次融合智能集成开关故障信息的输出基函数,从混合信号中提取时域、频域和能量特征参数,将一二次融合智能集成开关故障信息数字化表示,便于用户更直观地分析故障信息、运行情况等。利用BP神经网络计算模型,采用反向传播算法将误差数据反向传播,以获取更高的学习效率。通过一二次融合智能集成开关的失效概率评价模型,及时、有效、全面地衡量系统是否正常运行。试验表明,这一研究方法引用误差低于±0.1%,对比误差在2%以下,总误差精度不超过5%。

模数混合信号集成电路自动设计技术研究

为解决模数混合信号集成电路设计中的瓶颈问题,首先回顾了模数混合电路自动设计技术的发展现状,探讨了模数混合集成电路的设计思路和模拟集成电路的自动设计流程,最后重点研究了模拟电路自动设计中模拟版图的优化策略。

混合信号电路板抗干扰能力和电磁兼容性

在相同的印刷电路板上 ,模拟和数字信号的布局及布线对电路性能的影响至关重要。信号完整性问题以及抗电磁干扰等已成为布局工程师需要经常关心的问题。就混合信号电路板抗干扰能力和电磁兼容性的设计提供一些初步方法。

600MHz CMOS锁相环频率综合器设计

采用0.6μm CMOS工艺,设计完成600MHz锁相环型频率综合器。以电荷泵型锁相环的线性数学模型为理论依据,依次设计鉴频鉴相器,电荷泵,环路滤波器,电流饥饿型压控振荡器,分频器等模块电路。仿真结果表明,整个系统锁定所需时间为1μs,稳定输出频率640MHz。验证了在普通CMOS工艺条件下,可以设计出性能稳定,工作频率较高的频率综合器。

基于差分和局部积分均值的EMD算法

针对经验模态分解中无法分离频率相近信号的问题，提出一种新的经验模态分解算法。该算法将局部积分均值的“筛分”算法和差分经验模态分解算法的思想结合在一起。仿真结果表明，该算法的频率分辨率比基于局部积分均值的经验模态分解算法要高，分解效率要比基于差分的经验模态分解算法要高，同时在一定程度上抑制了边界效应。