蒙哥马利模乘算法改进及硬件实现

在嵌入式和物联网等领域的加密应用场景中,需要在加密实现的性能和资源消耗之间找到综合效率最佳的平衡点.模乘法器是Rivest-Shamir-Adleman算法(RSA)和椭圆曲线密码(ECC)等公钥密码算法的核心运算模块,其资源占用和运算速度直接影响上层密码算法的整体性能.本文提出高效低延迟的蒙哥马利模乘算法可以有效降低运算量,减少硬件设计的复杂度,结合使用提出的5-2低延迟加法器进一步降低模乘法器的关键路径长度,从而提高算法的运行效率.在Xilinx-K7系列平台上实现的1024位模乘运算模块系统主频可达278 MHz,同时面积时间积(ATP)比已有同类算法提高了15%以上,综合效率表现最优.结果表明,改进后的蒙哥马利模乘算法硬件资源消耗低,适用于物联网等轻量级密码系统.

模2^n-2^k-1加法器高效VLSI设计与实现

模加法器是余数系统(Residue Number System,RNS)的基本运算单元,2n-2k-1形式的余数基易于构建大动态范围和具有优良复杂度平衡性的多通道余数基.基于前缀运算和进位修正算法提出了一类新的模2n-2k-1加法通用算法及其VLSI实现结构.该算法消除了重复的进位信息计算,且可采用任意已有的前缀运算结构.与同类型模加法器的分析对比结果表明,提出的模2n-2k-1加法器具有优良的"面积×时延"特性.

高速32位伪随机数发生器电路设计

文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性，提出了特定的32位×16位乘法器以及模231－1加法器实现方案，使电路的速度得以提高，规模得以减小。整个电路设计采用VHDL语言描述，并通过了逻辑仿真验证。文章同时介绍了一般乘法器以及并行前缀模2n－1加法器的设计原理。

高效缩1码模2n＋1加法器设计与优化

针对目前存在的缩1码模2n＋1加法器的优缺点,设计出一个有效的基于进位选择的缩1码模2n＋1加法器.在模加法器的进位计算中,采用进位选择计算代替传统的进位计算,进位计算前缀运算量明显减少.分析和实验结果表明,对于比较大的n值,进位选择缩1码模2n＋1加法器在保持较高运算速度的前提下,有效地提高了集成度.

一种新的模2^n＋1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。

一个应用混合基算法的余数系统后置转换电路设计

针对传统的混合基算法在实现余数系统到二进制系统转换过程中的并行性问题,应用改进的混合基算法,研究与设计了一个基于模集合{2n,2n-1,2n+1-1,2n-1-1}的后置转换电路.模2n-1形式的模加法器采用相对简单的实现结构,使设计的电路避免了只读存储器及时序电路的引入,整个后置转换电路完全由简单组合逻辑及加法器级联实现,缩短了关键路径延时,减小了功率消耗,与已有的相同动态范围余数系统后置转换电路相比,性能优势明显.