一种用于Multi-Processor测量系统的NOC结构的路由节点设计及性能评估

本文提出了一种用于多处理器(Multi-Processor)测量系统的NOC结构的路由节点的微结构,并详细描述了路由节点的各个部分结构及其各自功能。为了说明本文提出的结构的可行性和实用性,本文设计了一套以DSP和FPGA为基础的用于NOC结构仿真的硬件平台,评估了路由节点的资源消耗。最后,本文通过16个路由节点建立了一个基于4×4Mesh拓扑结构的NOC。通过仿真,得到了该网络在不同通信模式下的不同注入率情况下的延时、吞吐率、和面积消耗等性能,并与采用输出缓冲的路由节点进行了比较。同时,针对VOQ(virtual output queue)和输出缓冲大小这两个影响网络性能的重要微结构参数,给出了比较和分析结果。

Multi-core optimization for conjugate gradient benchmark on heterogeneous processors

Developing parallel applications on heterogeneous processors is facing the challenges of 'memory wall',due to limited capacity of local storage,limited bandwidth and long latency for memory access. Aiming at this problem,a parallelization approach was proposed with six memory optimization schemes for CG,four schemes of them aiming at all kinds of sparse matrix-vector multiplication (SPMV) operation. Conducted on IBM QS20,the parallelization approach can reach up to 21 and 133 times speedups with size A and B,respectively,compared with single power processor element. Finally,the conclusion is drawn that the peak bandwidth of memory access on Cell BE can be obtained in SPMV,simple computation is more efficient on heterogeneous processors and loop-unrolling can hide local storage access latency while executing scalar operation on SIMD cores.

A SINGLE PROCESSOR MULTI-RATE VOCODER

This paper presents the design of a full-duplex multi-rate vocoder which implements an LPC-10, CELPC and VSELPC algorithms in real time. A single commercially available digital signal processor IC, the TMS320C25, is used to perform the digital processing. The channel interfaces are configured with the design of ASIC, and including timing and control logic circuits.

用于单片机实验教学的红外激光气体检测仪

为了实现科研反哺教学、促进教学与科研的深度融合,研制了一种基于嵌入式多核处理器和数字信号处理器的实验教学用红外激光气体检测仪。该检测仪包括光学系统和电学系统,其中电学系统包含光谱信息感知模块和嵌入式控制模块。利用研制的检测仪开展了氨制冷冷库现场的泄漏氨气浓度的检测应用。结果表明,与传统气体检测仪相比,该检测仪实现了检测仪的网络化与智能化,而且性能满足实验教学要求。

MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器

设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。

多核处理器公平共享并行总线的方法

针对综合化电子系统中多个功能运行于同一多核处理器的不同核同时访问同一并行总线的冲突避免以及实时性问题,提出一种基于最小访问颗粒度的多核处理器公平共享并行总线的方法,并详细介绍了该方法的设计实现及验证。该方法不仅通过为每核分配一个总线操作缓冲队列保障了同一核的总线操作先到先服务,而且通过单个读写操作周期的公平队列算法保障了每核总线操作的实时性。工程实践表明,该方法是一种多核处理器公平共享并行总线的有效方法。

基于交叉开关互连的多核堆栈处理器架构设计

为满足堆栈处理器对于并行化程序应用的需求,提出一种多核堆栈处理器架构。在单核堆栈处理器的基础上,以交叉开关作为核间互连结构,通过对指令集、高速缓存器、一致性协议以及中断机制的设计,可在一个时钟周期内完成取指、译码、执行、核间数据传输和中断响应操作。在Xilinx FPGA芯片上进行单核、双核和四核堆栈处理器的实现,通过矩阵乘法计算进行性能实验验证,在100 MHz时钟频率的情况下,四核堆栈处理器的最大性能相当于单核堆栈处理器的3.99倍。实验结果表明,基于交叉开关互连的多核堆栈处理器架构可较好发挥多核堆栈处理器中每一个核心的性能。

多核堆栈处理器研究与设计

为满足日趋复杂的嵌入式环境对堆栈处理器和Forth技术的应用需求,在单核堆栈处理器模型研究的基础上,设计一种多核堆栈处理器模型。基于J1单核堆栈处理器模型,针对多核目标,增加计时器、中断等功能,形成新的L32单核堆栈处理器模型,并以该单核模型为内核,引入共享总线和十字开关互联方式的Wishbone总线、多端口存储器和面向多任务Forth系统的指令集,建立一种多核堆栈处理器模型L32-MC。利用该多核模型,在FPGA上实现4核和8核的L32-MC原型多核堆栈处理器。实验结果表明,4核和8核的L32-MC原型堆栈处理器满足高性能低功耗的多核处理器设计目标。

Multi_MINT:一个基于MINT的多核处理器模拟器

多处理器模拟器是设计、分析和优化多核处理器体系结构的主要工具。本文提出的Multi_MINT分为前端和后端两个部分,其中前端采用MINT来模拟MIPS处理器指令,后端包括Cache、互联结构、存储器控制器等部件,从而构成了一个完整多核处理器模拟器系统。本文主要介绍了Multi_MINT的总体结构,后端主要硬件部件的模拟框架,以及模拟器设计和实现中的一些细节问题,最后通过一个实例说明了Multi_MINT在性能评测方面的作用。

一种空间多核操作系统容错调度算法

目前计算机系统逐步采用多核处理器来提升性能,空间操作系统如何管理多核资源是发挥处理器性能的关键。在航天等安全关键领域中,采用固定点任务与定期任务混合调度,在保证可靠性的前提下提高效率。现有针对混合任务模型的多核调度算法仅考虑任务分配问题,没有考虑到系统中某一核心出现故障时如何进行容错。FT-RTA算法是一种空间多核操作系统容错调度算法,当一个核心上出现瞬时故障,将故障核心上在故障时间段内的所有任务迁移至正常核心上执行,使计算机系统不会感知到此次核心故障,成功屏蔽故障。经过实际应用中的典型参数验证,算法可以成功屏蔽核心故障,进行系统无感知的容错。

模块化多电平换流器阀控装置录波功能研究

模块化多电平换流器阀控装置的录波功能对观察子模块运行状态和分析子模块故障暂态过程具有重要作用,阀控装置集成内部录波功能有较大研究意义。针对阀控装置需接入海量子模块的工程应用需求,本文提出一种基于多核处理器和现场可编程门阵列(FPGA)硬件架构的阀控装置内部录波方案,介绍阀控装置录波功能相关的硬件架构、软件架构和测试方法。本文采用模块化分层解耦设计方法,通过底层系统软件、图形化工具软件和上层应用软件共同实现装置录波功能。利用柔性直流仿真控制系统对阀控装置录波功能进行测试,结果表明该功能可以满足工程现场应用需求。

适用于S-NUCA异构处理器的任务调度与热管理系统

异构多核处理器凭借其高性能、低功耗和广泛的应用场景而成为当前计算机平台的主流方案,且大容量的非均匀缓存架构(S-NUCA)具有较低的平均访问时间。然而,不断上升的晶体管规模给异构多核处理器的资源调度和功耗控制带来挑战,传统的调度算法在面对基于S-NUCA的多核处理器时忽略了核心之间的缓存访问延迟,且传统热管理方案只提供芯片级功率约束,容易使得系统因核心使用率降低而造成性能下降。为此,提出一种适用于S-NUCA异构多核系统、满足热安全约束的动态线程调度机制TSCDM。利用基于动态每周期指令(IPC)值的阶段检测技术,并基于人工神经网络预测线程的IPC值,以获取线程与核心类型的最佳绑定关系,依据S-NUCA缓存特性获得最优映射和基于任务分类的任务迁移策略。在此基础上,TSCDM基于片上热模型为每个核心实时分配功率预算。在HotSniper上运行SPLASH-2性能测试套件进行实验,结果表明,相较于传统调度方案与基于机器学习的调度方案,TSCDM在加速比和资源利用率上均表现出优势,TSCDM中使用的基于瞬态温度的安全功率算法相比传统热安全功率算法能够降低核心热余量,同时处理器的全频段均有更高的能效比。

一种多核处理器中混合关键级任务半分区调度算法

目前用于混合关键级系统的任务调度算法存在资源分配不合理、中低关键级任务的运行受限等情况,造成系统整体服务质量被降低.本文提出了有效改进系统服务质量的半分区调度算法,该调度算法将用于多核处理器的空闲资源回收计算,能够在触发了高关键级模式的情况下,为被抛弃的低关键级任务分配空闲时间片.此外,该算法还可以利用系统中的空闲时间片推迟系统关键等级的提升,并提出系统关键等级平稳回落策略,两者可以确保系统关键等级不会过于频繁变化.最后,通过算法仿真和实验证明了本文所提方法在混合关键级任务调度问题上的有效性和优越性.

基于多核DSP的星载双基FMCW SAR成像算法实现

调频连续波(frequency modulated continuous wave,FMCW)合成孔径雷达(synthetic aperture radar,SAR)降低了传感器的峰值传输功率,使系统的重量和成本最小化,被广泛应用于机载平台。将双基地构型与FMCW技术相结合,应用于星载平台,即构成星载双基地FMCW SAR。本文对距离多普勒(range-Doppler,RD)算法进行改进,建立起一种高性能的适宜星载双基地平台的FMCW SAR成像频域算法,这种算法的处理精度明显提高,成像效果更好。基于多核数字信号处理器(digital signal processor,DSP)构建适用于星载双基SAR成像算法的并行处理架构,完成软硬件设计实现。验证了所提软件架构可以满足实时成像需求,以及算法工程化实现的可行性。

基于高密度计算的多核处理器电力芯片低功耗设计系统

多核处理器电力芯片是目前多种系统的重要组成部分,设计低功耗电力芯片,能够更好地保证系统正常运行。目前设计的电力芯片低功耗系统运行速度较慢,功耗难以达到用户要求,为此该文应用高密度计算设计了一种多核处理器电力芯片低功耗系统。兼容系统多核处理器与层次化AHB总线,探索处理器电力芯片的整体结构,集中处理存储数据信息,不断调整系统算法参数,通过高密度分析引入矩阵进行数据解析,确保运行过程的安全性。在分析处理器调度性能的基础上,利用高密度处理对数据进行层次化处理,避免数据冗余造成的系统运行故障。实验结果表明,引入所设计系统后电力芯片功耗减少了60%,加速比达到3.992,可以有效提高电力芯片运行性能。

申威众核处理器访存与通信融合编译优化

申威众核片上多级存储层次是缓解众核“访存墙”的重要结构.完全由软件管理的SPM结构和片上RMA通信机制给应用性能提升带来很多机会,但也给应用程序开发优化与移植提出了很大挑战.为充分挖掘片上存储层次特点提升应用程序性能,同时减轻用户编程优化负担,提出一种多级存储层次访存与通信融合的编译优化方法.该方法首先设计融合编译指示,将程序高层信息传递给编译器.其次构建编译优化收益模型并设计启发式循环优化方案迭代求解框架,并由编译器完成循环优化方案的求解和优化代码的变换.通过编译生成的DMA和RMA批量数据传输操作,将较低存储层次空间中高访问延迟的核心数据批量缓冲进低访问延迟的更高存储层次空间中.在3个典型测试用例上进行优化实验测试与分析,结果表明所提出的优化在性能上与手工优化相当,较未优化版程序性能有显著提升.

基于OpenMP的Multi-Critical分子动力学并行算法优化

为提高分子动力学模拟在多核共享内存式服务器上的运算速度,在现有的分子动力学并行算法基础上提出了Multi-Critical算法。该算法使用手动划分力矩阵的方法,使多个线程进入不同名的临界区,并使用分块叠加的方法优化了并行算法,提高了并行效率。实验结果表明,对比之前的Critical算法,该算法的加速比和并行效率均有较大幅度的提高。

新能源电力系统细粒度并行与多速率电磁暂态仿真

随着可再生能源的快速发展,电力系统设备类型越来越多,系统振荡特征越来越复杂,对电磁暂态仿真的精度和效率提出了更高要求。基于大规模集成电路设计中所使用的延迟插入法(LIM),提出了新能源电力系统的细粒度建模方法,并结合图形处理器(GPU)的资源优势,实现了算法的并行求解。所提方法将传统交流电网与电力电子设备进行解耦,并基于混合数值稳定性判据和局部截断误差的方法确定了各子系统的步长。然后,通过插值实现了新能源电力系统的多速率仿真。最后,基于GPU硬件平台,以含新能源接入的改进39节点系统为例验证了所提方法的精度,并以不同规模的新能源接入、不同仿真步长的组合验证了所提方法在仿真效率方面的优势。

基于麻雀搜索算法的异构多核处理器任务调度

为满足应用程序的多样性需求,提高异构多核环境下的任务调度效率,基于麻雀搜索算法(Sparrow Search Algorithm,SSA),提出一种新的异构多核处理器任务调度算法。该问题是以执行任务完成的时间最短为目标,并使用SSA对其优化。根据任务优先权规则,设计任务分配编码方案,将麻雀搜索空间映射到离散空间,使麻雀搜索算法更能适用于离散的异构多核任务调度问题研究上。实验表明,SSA寻优能力强、收敛速度快、性能好。与目前应用广泛的GA和IPSO相比较,其执行时间分别缩短21.48%和17.52%。在异构多核处理器任务调度领域中具有良好的研究意义,应用前景十分广泛。