High performance reconfigurable hardware system for real-time image processing

A novel reconfigurable hardware system which uses both muhi-DSP and FPGA to attain high performance and real-time image processing are presented. The system structure and working principle of mainly processing multi-BSP board, extended multi-DSP board are analysed. The outstanding advantage is that the communication among different board components of this system is supported by high speed link ports ＆ serial ports for increasing the system performance and computational power. Then the implementation of embedded real-time operating systems （RTOS） by us is discussed in detail. In this system, we adopt two kinds of parallel structures controlled by RTOS for parallel processing of algorithms. The experimental results show that exploitive period of the system is short, and maintenance convenient. Thus it is suitable for real-time image processing and can get satisfactory effect of image recognition.

基于DSP模式的计算机图像处理算法研究

基于DSP架构模式,提出了一种CNN卷积神经网络算法,并将其运用到计算机图像处理中。研究过程中,采用DSP技术进行计算机图像获取、算法处理、算例分析和结果优化,大大提高了计算机图像算法处理质量和效率。经过算法测试验证,结果表明,基于DSP数字信号处理器搭建多DSP并行处理架构模式,采用CNN卷积神经网络算法进行计算机图像处理,能够提高图像处理精度。该算法运行时的性能较高,功能低,CPU占用率不高,且DSP计算机处理系统在多DSP并行处理架构模式下进行算法分析,系统的稳健性和可靠性高,能够适应不同规模级别下的计算机图像处理数据集的处理速度、精度、资源消耗和功率要求,可为计算机图像算法处理提供准确、高效、经济的解决方案,对于计算机图像处理算法设计和优化以及应用具有较好的实用参考价值。

基于DSP的海上红外小目标检测系统设计

针对海天背景下红外小目标检测实时性低的问题,文中结合DSP硬件特征、算法需求和系统要求,提出一种以多核DSP为核心处理器的红外小目标检测系统实现方案。区别于常规的串行处理方式,该方案采用DSP双核流水处理的软件架构,将海天线检测算法和红外小目标检测算法分别运行在DSP的核1和核2,实现两套算法的并行处理;并通过核0主程序的调度实现海上红外小目标检测功能。在此基础上,采用查找表替代实时计算系数、优化计算过程最大化减少指令流水被打断、软硬件并行处理减少软件负载等方法对软件进行优化,提高软件效率。最后,在红外检测跟踪系统中对实时性和准确性进行应用验证。结果表明,所设计系统处理640×512的红外图像耗时小于25 ms,满足海上红外小目标实时检测的要求。

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈,多DSP并行处理技术应运而生,成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。

大点数FFT算法C6678多核DSP的并行实现

随着数字信号处理平台发展趋向大计算量、大带宽、高集成度的特点,单核DSP器件渐渐不能满足日益增加的复杂度及实时性要求,多片处理器并行处理的模式将逐渐被广泛应用。基于TI推出的高性能8核处理器TMS320C6678,以大点数FFT算法分解及并行实现为例,介绍了多核DSP的KeyStone架构特点,多核处理器的任务管理和分配方式,快速内存访问EDMA的实现以及核间通信(IPC)机制。最后对算法结果及算法的实时性能进行分析,该算例说明TMS320C6678多核DSP具有卓越的运算性能。

基于环网的多DSP系统的并行算法的设计

在基于环网的多 DSP系统上 ,应用并行块处理的策略讨论了并行算法设计的调度模型 ;对可 10 0 %利用的 DSP数目及调度模型的 2个关键参数 :块处理的时间和 DSP间的延迟时间进行了具体的分析 ;将 DSP上的处理过程和 I/ O设备上的处理过程分开 ,得到了更加接近真实计算环境的调度模型 ;给出了算法的性能评价准则 ;对FIR滤波器的并行算法进行了具体的设计和实现 .在模拟环境下的测试结果表明 ,应用以上确定调度模型的关键参数的方法 ,FIR滤波器的并行算法的加速比和效率较高 ,与理论分析的结果吻合 .

基于多DSP的遥感图像压缩系统

遥感图像数据量大,而且不断增加,一般要求实时处理。针对这一特点,提出了基于4-DSP的积木式硬件体系结构来解决这一问题,并设计实现了高性能的遥感图像压缩原理样机。充分利用近邻居、远邻居和父子系数间的多种相关性进行预测,压缩算法性能优于SPIHT和JPEG2000,并被移植到原理样机上。最后,指出了系统应改进的方向。

基于多DSP的并行实时视频处理系统

视频处理的特点是数据量大,实时性要求高。为了满足数字视频信号处理的要求,在并行计算的基础上,运用ADI的TigerSHARC系列DSP组成多DSP的并行处理系统,并用FPGA实现DSP处理系统与外界的高速接口。该系统能实时、高速、灵活的处理各种格式的视频和图像数据。

基于PXIe总线的多DSP并行信号处理模块设计

随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。

光学/SAR图像的多DSP实时匹配系统的设计与实现

精确末制导技术中影响数据处理实时性的瓶颈是复杂的图像处理运算,单个处理器往往难以满足实时处理的要求,需要采用多个处理器并行计算。本文采用了4片TMS320C6414 DSP和1片Virtex4 FPGA设计了一个多DSP的光学/SAR图像实时匹配处理系统,将SAR实时图和光学图像的多值基准图直接匹配。本系统的双口RAM拓扑结构使得其能灵活地实现单任务分解和多任务并行处理,将复杂耗时的互相关计算平均分配到各个DSP。实验表明该系统适用于复杂图像处理算法的计算尤其是末制导中基准图和实时图的景象匹配实时处理。

基于FPDP和VME总线的多DSP通用并行处理系统设计

多信号处理板多处理器系统已经广泛应用于高速信号处理领域。多处理器的结构和子板间的数据传输速度是系统设计的难点。本文具体介绍一种双总线的高速信号处理多子板结构系统。基于VME总线的高可靠性以及FPDP总线的高速传输能力,系统采用VME总线完成板间程序下载,采用FPDP总线完成板间数据传输。并且提出一主三从的多处理器结构,增强了系统的重组性和扩展性。文中详细讨论了该系统中多DSP通用并行处理机的硬件设计,并就系统结构和供电方案给出原理框图。

基于空间分块的图像匹配多DSP系统实现

图像匹配是图像处理的一个重要分支,其算法运算量大。针对图像互相关匹配算法具有较强的并行特性,提出空间分块技术对图像进行分块以及算法进行任务均衡分解,并将分割的图像数据通过FPGA生成的四块双口RAM空间进行数据存储并传输给多DSP进行图像NCCF值计算,实现快速图像匹配。实验证明该系统实现方案可行,具有较强的实际应用效果。

多核DSP的SF与PD联合运动补偿算法实现

对脉组间调频步进信号进行处理可以直接获得合成超带宽距离像及目标速度信息,获得的距离像具有较高的分辨率。然而目标的运动将会导致成像产生距离迁徙及波形失真,所以必须对目标的运动进行速度补偿。本文在论述了脉组间参差脉冲重复周期(SPRT)的速度补偿新方法及PD+调频步进体制联合工作模式的基础上,提出了基于TMS320C6678多核DSP的目标运动补偿算法的并行实现方法,该方法论述了目标运动补偿的任务级并行流水与核间高效通信。研究结果表明,基于多核DSP的复杂运动补偿算法具有较好的实时性及较高的目标成像精度。

基于SRIO的多DSP并行信号处理系统

利用SRIO作为系统内部互联总线,以集成了SRIO接口的TMS320C6455为核心处理器,设计一种多DSP并行信号处理系统。该方案不仅有效解决系统连接的瓶颈,而且实现拓扑结构可重构,大幅度提高了系统的信号处理能力。该文分析该系统的设计思路,给出硬件结构,并结合实际应用验证了该系统的高带宽、可重构特点。

基于FPGA的多DSP并行处理系统的仿真研究

提出了一种通用、高效的基于FPGA的多DSP并行处理系统,并对其进行了仿真。从仿真结果来看,该系统的数据读写时序与DSP芯片要求的数据读写时序完全吻合,可实现数据的高速并行处理,并达到了设计的目的。

多核DSP图像去雾优化方法

数字信号处理器(DSP)专门针对信号处理而设计,以其独特的特点在信号处理、图形图像处理、通信、交通、航空航天等领域得到越来越广泛的应用。在图形图像处理领域中,图像去雾一直是研究热点,开发时多使用Matlab和C语言仿真,将其直接移植到DSP中运行效率通常较低,难以做到实时处理。针对该问题,提出一种快速有效的图像去雾算法,优化算法过程,获得更好的处理结果;利用TI公司的多核DSP和开发工具,对C代码进行实时优化和并行处理,取得很好的优化效果,能够对低分辨率进行图像去雾的实时处理。

一种多核DSP并行可拓展数据处理模块设计

介绍了一种多核DSP并行可拓展数据处理模块的设计方法,并对设计过程中的多核处理器任务分配及协同处理和基于Rapid IO的高速数据交换等关键技术进行了详细阐述,最终实现了该模块并已经在项目中得到应用,对其他多核DSP模块设计有一定的参考作用。

基于多核DSP的MIMO雷达信号处理的实现

针对MIMO雷达多通道回波信号处理的同步性和实时性需求,在分析MIMO雷达信号处理的特点及多核DSP硬件结构的基础上,提出了一种基于多核处理器TMS320C6678的并行实现方法,并解决了使用过程中的诸多关键技术。该方法实现了多任务并行处理和高效通信。实验结果表明,该方法在较小规模的硬件平台上实现了较低功耗且高实时性的应用。

基于多核DSP的SAR数据并行访问研究

合成孔径雷达(SAR)数据处理中的一个重要操作是分别访问存储器中的距离向和方位向数据,当前在Keystone多核DSP平台上主要使用单个核或EDMA访问SAR数据,但很多情形下无法充分利用存储器的带宽。针对该问题,结合EDMA,DDR存储器等外设的硬件特性,提出一种适用于多核DSP的SAR数据分块映射存储方法及行切换开销最优的并行访问技术,并给出应用并行访问模式的一个充分条件。测试结果表明,分块映射存储方法能均衡距离向和方位向数据的访问速度,且更能充分地利用存储器带宽,提高数据的访问效率。

基于多核DSP的雷达信号分选设计与实现

针对实际应用中雷达信号分选的实时性要求,提出了一种基于TMS320C6678多核数字信号处理器(DSP)的雷达信号分选并行处理架构。采用预分选与主分选结合的信号分选结构,以主从模式实现多核并行处理,提高雷达信号分选的效率。实验结果表明,该方法可有效实现雷达信号快速分选,缩短信号分选处理所用时间。