65nm工艺双层三维静态存储器的软错误分析与评估

新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。

Cadence法解析SRAM多单元翻转机制

通过软件模拟解释了SoC静态随机存储器单粒子实验中发现的多单元翻转以及物理地址存在固定差值的现象。采用Cadence软件设计了3X3 SRAM阵列及必要的外围电路;分析比较了串联和并联理想电流源替代单粒子瞬态电流脉冲的局限性,提出了一种新的电路结构来修正理想电流源串联引发的错误;采用软件模拟方法实现了多位翻转和多单元翻转仿真,分析认为多位翻转和多单元翻转可以通过外围电路进行相互转换,实验所用SoC存储器具有较好的抗多位翻转性能。

纳米级FDSOI静态随机存取存储器重离子单粒子翻转效应

全耗尽绝缘体上硅(FDSOI)工艺是制备高可靠宇航电子器件的理想半导体工艺,因此深入揭示FDSOI工艺器件的单粒子效应机理对抗辐射加固设计具有理论指导意义。针对22 nm FDSOI SRAM测试器件,研究了不同重离子及电学参数对器件单粒子翻转敏感性的影响规律及物理机制。实验结果表明,高LET值区域单粒子多单元翻转事件占比可达20%,且核心电压对单粒子翻转类型比例及发生概率影响较小;重离子倾角入射会显著增大器件的单粒子翻转截面,且重离子沿平行与垂直衬底阱区方向入射时的单粒子翻转截面差异可达130%。因此,FDSOI器件单粒子效应建模及抗辐射加固设计,必须考虑非直接扩散型电荷共享机制、衬底电势畸变触发寄生电流机制对单粒子瞬态电离电荷收集过程的影响。