一种面向航空发动机的多通道力学参数存储测试系统设计

航空发动机测试技术在航空工业中占据重要地位,而发动机的力学状态正常与否直接决定其工作可靠性。针对航空发动机试验中面临的全新要求,为实现对前端力学参数高速有效的采集分析处理,设计了一种基于FPGA的存储测试系统,该系统运用FPGA内部程序并行处理的特点,将AD采集的前端多达63通道力学传感器数据存入大容量NAND Flash芯片,结合千兆以太网的高速运行,将采集到的数据发送到上位机进行实时处理和进一步分析。现场试验表明,该系统能实时有效地监控发动机状态,数据存储准确可靠性高,确保稳定运行。

基于FPGA的多路同步数据采集系统设计

针对传统飞行器采集系统存在通道数量增加和同步采样性能提升间的矛盾,设计了一套以CYCLONE4系列FPGA为主控核心的64通道数据同步采集系统,完善了硬件结构并通过Verilog语言利用FPGA的高并行处理特性对多个并行排列的ADC进行同步控制,结合三级缓存结构实现对数据的可靠缓存和固化,经测试,采集系统的16位A/D的量化误差低于基本噪声的最低水平,满足精度的要求;并且可以实现64通道高同步数据采集,满足系统对同步性的要求。该研究为解决相关领域的实际问题提供了实用性参考。

一种可级联的多通道实时阵列信号处理系统设计

随着数字波束形成(DBF)体制雷达的集成度要求越来越高,分体式信号处理系统架构已经很难满足要求。为了解决此问题,文中提出一种可级联的多通道实时阵列信号处理系统。首先,在同一块阵列信号处理板上采用24路的模数转换器(ADC)、现场可编程逻辑门阵列(FPGA)、数字信号处理器(DSP)等芯片,实现多通道ADC采样、下变频、波束控制、数字波束形成、信号处理等功能;然后,通过高速GTH总线、系统同步、系统校准、多级流水等技术实现级联不同数量的阵列信号处理板,可应用于不同规模的DBF体制雷达。

基于FPGA和机器视觉的多元特征模式水果分拣系统

水果自动分拣系统可以解放重复性人力劳动,提高工作效率,消除主观因素,提高工作科学化客观化。然而,目前水果分拣系统成本较高,尚无法大规模应用。因此,在FPGA平台上设计了基于多元特征机器视觉的低成本边缘式水果分拣系统。根据多元特征识别模式ZWM,定义了多元特征向量集和识别模式向量集等概念,进而建立了水果多元特征识别体系,可实现水果分类和水果分级识别。之后,通过将识别参数转化为舵机控制信息,机械臂可将识别出的水果搬运到指定位置,达到自动智能分拣效果。进而该系统可结合云端平台,通过手机实现分拣的远程控制。所提出的基于多元特征的低成本水果分拣系统,能够实现完成物品分类和分级融合分拣,可推动水果智能分拣系统的发展。

一种分数阶混沌系统的通用增强型FPGA实现

针对目前分数阶混沌系统的FPGA设计实现通用程度不高的问题,文中给出了一种通用增强型FPGA算法。首先给出基于G-L定义的分数阶微分算法原理,再将一个已知的三维整数阶混沌系统扩展至分数阶多涡卷混沌系统,通过平衡点、分岔图及最大李氏指数谱分析了其动力学特性,最后运用可变长度移位寄存器,设计分数阶微分的通用增强型FPGA算法,并将其应用至分数阶多涡卷混沌系统。实验结果与数值仿真结果一致,该算法当修改参数时,无需设计新的代码,并能够动态调节记忆长度,且对步长没有严格限制。

基于FPGA的分子动力学模拟多流水数据预取系统

为提高分子动力学模拟中短程力的计算效率,设计并实现了基于FPGA的分子动力学模拟短程力多流水计算系统。针对在短程力多流水计算过程中多个计算模块频繁调用大量的粒子信息导致的高带宽需求和访问内存冲突问题,提出了多流水数据预取系统的设计,可减少对粒子数据的重复读取,缓解访问冲突,保证计算模块的效率。本文使用Xilinx Virtex UltraScale+HBM VCU128 FPGA开发板,实验结果表明,与短程力单流水计算系统相比,短程力多流水计算系统的计算效率提高了3.29倍,同时验证了多流水数据预取系统的有效性。

基于CPU-FPGA的永磁直驱风机系统多速率实时仿真

在对永磁直驱风机系统进行实时仿真时,传统的基于多核中央处理器(Central processing unit,CPU)的实时仿真平台已无法满足亚微秒级仿真步长的需求。针对该问题,引入现场可编程门阵列(Field programmable gate array,FPGA),提出了基于FPGA与CPU的永磁直驱风机系统异构多速率实时仿真方法。将永磁直驱风机系统按照仿真步长需求切割为大步长与小步长系统,分别于CPU与FPGA中联立运行;对该方法所产生的异步通信问题进行了优化。搭建仿真平台并进行实时仿真实验,将仿真结果与Simulink离线仿真结果进行对比;实验结果验证了该实时仿真方法的可行性与准确性。

基于FPGA的多信源可变速率通信系统

目前多数数字通信系统无法同时兼容多信源、多调制体制和可变速率,通用性不高且不易于扩展,对此设计了基于FPGA的数字通信系统,系统发送体制可选BPSK、QPSK体制,传输码速率10 Kbit/s~20 Mbit/s可选,支持文件、图像、音视频等多种信源。利用AD9747和AD9643对音视频信号进行发射和接收,在FPGA上完成信道编码译码、调制解调和带通滤波等工作。经测试,系统视频传输延时小于0.5 s,加噪7.5 dB情况下视频传输正常,误码率低,解调损耗小于0.8 dB,性能稳定可靠,可用于视频监控、广播、光学传输等领域。

基于FPGA-CPU的双馈风电系统异步协同仿真

为实现双馈风电系统的并网及暂态实时仿真,研究了一种基于现场可编程门阵列(fieldprogrammablegate array,FPGA)与CPU协同仿真的多速率并行实时仿真方法。使用开关函数法对双馈风电系统中“背靠背”换流器建模并进行资源优化,基于PWM均值化原理完成不同步长系统之间的模型分割。利用FPGA运行速率高的优点,以200 ns的步长实现了“背靠背”换流器的小步长仿真。面向有源配电网实时仿真的需求,实现了FPGA与自主研发的实时仿真机(universal real-time experimental platform, UREP)的200 ns/50μs并行协同仿真。通过与Simulink离线仿真结果对比,同时分析模型优化前后的FPGA资源消耗情况,验证了协同仿真的实时性与准确性,可为各类风电系统的并网及暂态研究提供技术参考。

基于FPGA的Multi-h CPM高速解调系统设计与实现

多指数连续相位调制(Multi-h Continuous Phase Modulation,Multi-h CPM)作为一种高效的调制方式,具有良好的频谱效率和抗干扰能力,在卫星通信领域有着广泛的应用价值。但是Multi-h CPM的解调算法计算复杂度较高,为了实现高速数据传输能力,需要较高的硬件资源开销。因此基于现场可编程门阵列(Field Programmable Gate Array,FPGA)平台的高并行度数据处理能力,设计了一种Multi-h CPM高速解调系统,采用了软输出维特比算法(Soft Output Viterbi Algorithm,SOVA)实现了Multi-h CPM信号解调,并通过早迟门和升降频门实现了时频同步功能。为了降低算法的计算复杂度,本系统引入了倾斜相位(Tilted Phase,TP)算法和频率脉冲响应截断(Frequency Pulse Truncation,FPT)算法减少了Viterbi过程的网格状态数,降低了系统的资源开销。通过仿真和实际测试,验证了所提出的解调系统的有效性,并表明该系统具有良好的解调性能和系统稳定性。

基于“调度+反馈”策略的多队列数据流发送控制系统设计

针对多队列数据流发送控制实现时占用逻辑资源多和流量控制的粒度大、误差大等问题,利用现场可编程门阵列(FPGA)和Verilog HDL设计了一种基于“调度+反馈”的多队列数据流发送控制系统。将寄存器与存储器模块作为指令控制模块以满足多样化需求;使用状态机控制系统工作流程以保障各模块间的协同工作;利用调度控制缓冲区数据的发送状态,以完成多队列数据的控制与隔离;在流量计算与控制的过程中利用误差采集反馈来减少误差并降低控制粒度,并在FPGA设计上利用分时复用来节省逻辑资源。对所设计的Verilog HDL程序进行EDA仿真和基于自主搭建平台的FPGA系统试验,结果证实了多队列数据流发送控制系统的有效性和先进性。

基于FPGA的多轴功率封闭试验台测控系统

针对目前国内在盾构机主轴承领域缺乏性能量化评价方法,设计了一种基于机械功率封闭式盾构机主轴承工况模拟试验平台,实现对该试验平台的控制、测量、记录、数据处理等功能。研制基于多传感器信息融合的测控系统,对试验过程中盾构机主轴承进行实时监测。同时为了提高该试验台驱动系统同步性能,采用FPGA对该试验台进行伺服驱动信号控制。系统整体具有性能优越、机械同步性高、集成度高等特点,对该类回转支承性能量化评价领域的发展具有重要意义。

基于FPGA和单片机的多路信号光纤传输系统设计

阐述多路信号光纤传输系统的设计,包括硬件设计中的FPGA电路、光纤收发器的选型和接口电路,软件设计中的单片机程序的编写和FPGA程序。实验验证它的传输速率和抗干扰性能。

结合用户约束文件的高效多FPGA系统分割方法

针对单个现场可编程门阵列(Field Programmable Gate Array,FPGA)可配置逻辑模块(ConfigurableLogic Block,CLB)和输入/输出(I/O)数目受限难以满足大规模复杂电路系统设计需要的问题,提出了一种结合用户约束文件(User Constraint File,UCF)和单个FPGA的EDA(Electronic Design Automation)设计流程,通过部分人为干涉,对多FPGA(multi-FPGA)系统进行分割的方法.应用这种分割方法,可以提高multi-FPGA系统的划分效率,简化设计的复杂度.结果表明:基于这种分割方法的分割工具,结合multi-FPGA系统的硬件结构,可实现一个最多为9芯片multi-FPGA系统的设计和配置.

基于AD14060的FPGA+多DSP可重构信息处理机设计

研究了一种基于AD14060采用FPGA+多DSP的可重构高速实时信息处理系统,详细分析了多DSP主处理板、多DSP扩展板和系统显示模块的系统结构和工作原理。把FPGA和DSP二者的优点结合起来,兼顾速度和灵活性,有较强的通用性。特点是:易于模块化设计,易于系统扩展,从而提高算法并行化效率。实验结果表明:该系统开发周期短,易于维护,适合实时信号处理,得到了满意的图像处理效果。

一种基于C64x的多DSP实时图像处理系统

介绍了一种基于TMS320C64x的实时图像处理系统,该系统采用高性能的TMS320C6414DSP进行图像处理,通过FPGA实现的LINK口以LVDS信号进行图像数据传输,满足了图像处理系统中图像处理能力和图像数据通信能力的要求。在图像处理硬件系统的基础上,还基于实时系统的层次体系思想,设计并实现了基于实时微内核的实时分布式操作系统。最后从3个方面对该系统的实时性能作了分析,结果表明,该系统能够满足实时图像处理的要求。

新工科背景下基于FPGA课程群的实践教学研究

针对现有工科实验存在的问题,提出一套基于FPGA的多融合性新型综合性教学实验平台及课程体系,目的是让学生更快、更好、更深地理解并掌握所学知识,为今后的科研实践打下坚实的基础。

基于FPGA的多节点电力线信道仿真器的设计与实现

电力线信道仿真器的研发能够避免大量重复、耗时的场外测试实验,能够节省大量的人力物力,缩短研发周期,加快电力线通信技术的发展。基于SystemGenerator平台设计了多节点的低压宽带电力线信道仿真器并通过FPGA进行了实现。该信道仿真器包括AD采样模块、信号处理模块以及DA输出模块,能够对电力线网络中多个节点间的信道进行模拟,同时能够满足信道双向通信的需求。通过理论数据与实测数据的对比分析,结果表明该电力线信道仿真器能够根据实际电力线场景对相应的宽带电力线信道衰落进行模拟。

基于4通道时间交织的FPGA高速采样系统

时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明,该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 d B,可以应用于采样失配修正方法的验证与评估。

一种高精度多通道USB地震数据采集器设计

针对目前地震数据采集通道多、精度要求高的需求,设计了一种基于FPGA的多通道USB地震数据采集器。首先对地震信号进行调理以准确拾取微弱地震信号;其次,以FPGA为控制处理核心,通过8通道24位高精度模数转换(Analog-to-Digital Converter ADC)芯片ADS1278实现8路地震信号的同步高精度采样;此外,通过USB接口芯片CY7C68013A的Slave FIFO模式,实现FPGA与PC通信,完成高速数据传输与存储。实际测试表明,系统稳定可靠,性能高,采集精确,具有较强的应用价值。