期刊文献+
共找到76篇文章
< 1 2 4 >
每页显示 20 50 100
REVIEW OF ADVANCED FPGA ARCHITECTURES AND TECHNOLOGIES 被引量:7
1
作者 Yang Haigang Zhang Jia +1 位作者 Sun Jiabin Yu Le 《Journal of Electronics(China)》 2014年第5期371-393,共23页
Field Programmable Gate Array(FPGA) is an efficient reconfigurable integrated circuit platform and has become a core signal processing microchip device of digital systems over the last decade. With the rapid developme... Field Programmable Gate Array(FPGA) is an efficient reconfigurable integrated circuit platform and has become a core signal processing microchip device of digital systems over the last decade. With the rapid development of semiconductor technology, the performance and system integration of FPGA devices have been significantly progressed, and at the same time new challenges arise. The design of FPGA architecture is required to evolve to meet these challenges, while also taking advantage of ever increased microchip density. This survey reviews the recent development of advanced FPGA architectures, including improvement of the programming technologies, logic blocks, interconnects, and embedded resources. Moreover, some important emerging design issues of FPGA architectures, such as novel memory based FPGAs and 3D FPGAs, are also presented to provide an outlook for future FPGA development. 展开更多
关键词 Field Programmable Gate Array(FPGA) Microchip architecture Programmable logic device System-on-Chip(soc)
下载PDF
基于SoC架构的低时延智能物联代理装置设计
2
作者 王艳茹 李温静 +2 位作者 欧清海 马文洁 佘蕊 《电子设计工程》 2023年第21期33-36,41,共5页
为了解决物联网系统运行过程的时延问题,文中基于SoC架构设计应用于综合能源服务的低时延智能物联代理装置,通过SRAM进行数据程序编程,内部设定FLASH芯片,利用上电操作完成时钟倍频。装置引入AndesCore N10进行数据处理,同时配备N1068A-... 为了解决物联网系统运行过程的时延问题,文中基于SoC架构设计应用于综合能源服务的低时延智能物联代理装置,通过SRAM进行数据程序编程,内部设定FLASH芯片,利用上电操作完成时钟倍频。装置引入AndesCore N10进行数据处理,同时配备N1068A-S处理器进行数据代码操作。建立加速链实现通信加速,通过驱动电路和主机电路进行算法电路实现和外设控制。设置初始化程序、通信程序、中断程序和主程序进行图像跟踪,实现识别和匹配,完成软件程序设计。实验结果表明,基于SoC架构的低时延智能物联代理装置具有很强的信息采集、存储、计算和分析能力,能够很好地处理本地信息,并将本地信息转化成控制信息,从而缩短装置时延。 展开更多
关键词 soc架构 低时延 智能物联 代理装置 装置设计
下载PDF
ARM微处理器体系结构及其嵌入式SOC 被引量:23
3
作者 蒋亚群 张春元 《计算机工程》 CAS CSCD 北大核心 2002年第11期4-6,共3页
嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。
关键词 ARM 微处理器 体系结构 嵌入式微处理器 soc
下载PDF
基于量子进化算法的SoC测试结构优化 被引量:4
4
作者 许川佩 王征 李智 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第10期1792-1799,共8页
本文针对SoC测试结构的特点,采用多进制的编码方式,建立改进的量子进化算法数学模型。通过选取合适的模型参数,以缩短测试时间为目标,完成对群体的观测,确定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现基于量子进化算法... 本文针对SoC测试结构的特点,采用多进制的编码方式,建立改进的量子进化算法数学模型。通过选取合适的模型参数,以缩短测试时间为目标,完成对群体的观测,确定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现基于量子进化算法的片上系统芯片的测试结构优化。针对国际标准片上系统芯片验证表明,量子进化算法可应用于多扫描链IP核构成的包含多条TAM的SoC测试,与同类算法相比,该算法能够获得较短的测试时间。 展开更多
关键词 量子进化算法 测试结构 soc
下载PDF
基于SVIC编码的SOC测试数据压缩 被引量:5
5
作者 胡兵 陈光 谢永乐 《电子测量与仪器学报》 CSCD 2006年第1期73-78,共6页
本文针对SOC测试数据压缩,提出了一种新的可挑选变长输入编码(SVIC)方案。先采用一启发式的贪婪算法, 得到带有无关位测试集TD的差分矢量序列Tdiff后,再用该SVIC编码对其进行压缩,以缩短测试时间,降低测试数据带宽的要求。文中同时给出... 本文针对SOC测试数据压缩,提出了一种新的可挑选变长输入编码(SVIC)方案。先采用一启发式的贪婪算法, 得到带有无关位测试集TD的差分矢量序列Tdiff后,再用该SVIC编码对其进行压缩,以缩短测试时间,降低测试数据带宽的要求。文中同时给出了相应SVIC解码器的设计。实验结果表明,在硬件开销接近时,SVIC的压缩比可比SC编码平均高出约 17.46%;而与VIHC编码相比,虽然其压缩比略有下降,但SVIC解码器所要求的面积开销却可显著降低。 展开更多
关键词 soc测试 数据压缩 SVIC编码 解压结构
下载PDF
高速实时控制SoC的设计与研究 被引量:5
6
作者 陶伟 黄越 +1 位作者 唐玉兰 于宗光 《微计算机信息》 北大核心 2006年第04Z期73-74,199,共3页
文章阐述了高级的实时处理器结构,并且讨论了嵌入式实时控制SoC的设计方法,该设计方法支持高速实时控制,在单芯片上集成了全部的数字器件,将外围逻辑减少到最低限度。模拟控制系统的软件库能自动进行系统设计,将控制命令转换成处理器能... 文章阐述了高级的实时处理器结构,并且讨论了嵌入式实时控制SoC的设计方法,该设计方法支持高速实时控制,在单芯片上集成了全部的数字器件,将外围逻辑减少到最低限度。模拟控制系统的软件库能自动进行系统设计,将控制命令转换成处理器能执行的指令集。 展开更多
关键词 soc 实时控制 结构 嵌入式 软硬件协同设计
下载PDF
一种面向安全SOC的可信体系结构 被引量:3
7
作者 童元满 陆洪毅 +1 位作者 王志英 戴葵 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第11期44-47,共4页
提出了面向安全SOC的可信体系结构,以解决其面临的诸多安全问题,可信体系结构的核心是安全域划分和安全审核硬件单元.安全域包括可信基、安全OS、可信应用以及非可信应用,各不同安全域具有静态和动态隔离性;安全SOC中的安全规则最终由... 提出了面向安全SOC的可信体系结构,以解决其面临的诸多安全问题,可信体系结构的核心是安全域划分和安全审核硬件单元.安全域包括可信基、安全OS、可信应用以及非可信应用,各不同安全域具有静态和动态隔离性;安全SOC中的安全规则最终由安全审核单元在硬件层面来保障.在可信体系结构基础上,讨论了怎样进行安全扩展以获得更全面的安全性,即抗旁路攻击、物理攻击、防止芯片被复制伪造以及因被盗而造成安全危害. 展开更多
关键词 信息安全 可信计算 体系结构 单片系统 安全域 安全审核
下载PDF
基于量子进化算法的层次型SOC测试结构优化 被引量:2
8
作者 许川佩 戴葵 马丽 《计算机工程与应用》 CSCD 北大核心 2008年第14期96-99,共4页
以减少系统芯片SOC测试时间为目标,研究了层次型SOC的多层次TAM优化问题。根据嵌入式IP核的分类,将层次型SOC测试结构优化转变成了平铺型SOC测试结构优化,并建立了基于量子进化算法的数学模型。通过对群体的观测,决定IP核在测试访问机... 以减少系统芯片SOC测试时间为目标,研究了层次型SOC的多层次TAM优化问题。根据嵌入式IP核的分类,将层次型SOC测试结构优化转变成了平铺型SOC测试结构优化,并建立了基于量子进化算法的数学模型。通过对群体的观测,决定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现了包含TAM-ed且wrapped的嵌入式核的层次型SOC测试结构优化。针对国际标准片上系统芯片验证表明,与GA、ILP和启发式算法相比,该算法能够获得更短的测试时间。 展开更多
关键词 量子进化算法 测试结构 层次型soc
下载PDF
SoC设计中的片上通信体系结构研究 被引量:1
9
作者 王光 《现代电子技术》 2009年第17期191-193,共3页
以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流。SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用。提出一种SoC中的混合... 以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流。SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用。提出一种SoC中的混合片上通信体系结构,该体系结构将传统的共享总线与片上网络相结合,既保留了片上共享总线面积小的优点,又具有片上网络的并行通信的优点。此外,该混合片上通信还可以扩展到二维网络。 展开更多
关键词 soc 体系结构 交叉开关 IP核复用 并行通信
下载PDF
一种基于体系结构模板的粗粒度可重构SoC设计方法
10
作者 沈剑良 李思昆 +3 位作者 王观武 吕平 刘磊 刘勤让 《计算机工程与科学》 CSCD 北大核心 2016年第6期1071-1077,共7页
针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从... 针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。 展开更多
关键词 体系结构模板 多核soc系统体系结构 粗粒度可重构soc
下载PDF
SOC测试结构优化研究
11
作者 许川佩 王征 黄青萍 《半导体技术》 CAS CSCD 北大核心 2007年第6期528-531,共4页
结合SOC测试结构的特点,采用量子进化算法对SOC测试结构进行优化。通过对量子进化算法中群体尺寸、旋转角度的合适设定,达到减少SOC测试所用时间的目的。针对国际SOC标准电路验证表明,与同类算法相比,该算法能够获得较短的测试时间。
关键词 量子进化算法 测试结构 系统芯片 量子门
下载PDF
一种用于数字视频媒体处理的SOC平台设计
12
作者 杨宇红 郑世宝 《计算机工程》 EI CAS CSCD 北大核心 2006年第14期258-260,共3页
提出了一种HDTV解码器片上系统(SoC)平台的设计,可进行多种IP核的集成,如MIPs CPU、HDTV视频解码器、视频处理器、OSD及外围IP设备,这些IP核分别可通过一个独立的接口与平台相连接。通过对总线和存储器访问带宽的估计,可以进行有效的数... 提出了一种HDTV解码器片上系统(SoC)平台的设计,可进行多种IP核的集成,如MIPs CPU、HDTV视频解码器、视频处理器、OSD及外围IP设备,这些IP核分别可通过一个独立的接口与平台相连接。通过对总线和存储器访问带宽的估计,可以进行有效的数据通路管理。无需改变平台的系统结构就可灵活地添加新的功能,因此该SoC架构适合广泛地应用于数字视频媒体处理。 展开更多
关键词 片上系统平台设计 系统架构 数字媒体处理
下载PDF
3D SoC测试结构优化与测试调度的博弈模型
13
作者 邵晶波 付永庆 刘晓晓 《小型微型计算机系统》 CSCD 北大核心 2013年第10期2256-2260,共5页
硅通孔技术是实现三维系统芯片的一种新兴的方法.而作为测试基础,测试访问机制和测试外壳则方便了三维系统芯片模块化测试,测试结构优化问题是研究的热点.提出基于博弈论的3D SoC测试结构优化技术,使基于核的三维系统芯片测试时间最少,... 硅通孔技术是实现三维系统芯片的一种新兴的方法.而作为测试基础,测试访问机制和测试外壳则方便了三维系统芯片模块化测试,测试结构优化问题是研究的热点.提出基于博弈论的3D SoC测试结构优化技术,使基于核的三维系统芯片测试时间最少,TAM带宽最大,并且满足TSV数目约束.提出的方法利用二人合作博弈论方法的优点,对测试结构和测试调度问题进行建模,给出了基于博弈实现3D SoC测试结构优化的算法.用ITC02 SoC测试基准电路搭建成堆叠SoC,并在其上对提出的算法进行了模拟.实验结果显示,与之前的2D IC上开发的方法相比较,本文提出的测试结构优化与测试调度方法结果更优越. 展开更多
关键词 测试结构优化 测试调度 博弈论 三维系统芯片 硅通孔
下载PDF
专用SoC安全控制架构的研究与设计
14
作者 杨先文 张鲁国 田志刚 《单片机与嵌入式系统应用》 2010年第11期11-14,共4页
针对专用SoC芯片的安全问题,在描述芯片威胁模型与部署模型的基础上,规划了芯片资源的安全等级,设计了芯片的工作状态及状态转移之间的约束条件和实现机制,给出了芯片运行时的安全工作流程。对芯片的安全性分析表明,所设计的芯片系统能... 针对专用SoC芯片的安全问题,在描述芯片威胁模型与部署模型的基础上,规划了芯片资源的安全等级,设计了芯片的工作状态及状态转移之间的约束条件和实现机制,给出了芯片运行时的安全工作流程。对芯片的安全性分析表明,所设计的芯片系统能够满足机密性、完整性和可信性的应用要求。 展开更多
关键词 专用片上系统 控制架构 安全状态 敏感信息的度量
下载PDF
天文图像差异算法的SoC实现
15
作者 张强 魏继增 《计算机工程》 CAS CSCD 2012年第5期240-242,共3页
基于传输触发体系结构,设计一种可配置处理器T*Core,并将该处理器在现场可编程门阵列嵌入式平台上进行片上系统实现,完成AST3天文图像差异算法的数据密集型运算。应用结果表明,该设计可提高数据处理的实时性,减少硬件资源消耗,满足天文... 基于传输触发体系结构,设计一种可配置处理器T*Core,并将该处理器在现场可编程门阵列嵌入式平台上进行片上系统实现,完成AST3天文图像差异算法的数据密集型运算。应用结果表明,该设计可提高数据处理的实时性,减少硬件资源消耗,满足天文图像处理的需求。 展开更多
关键词 天文图像差异 传输触发体系结构 可配置处理器 现场可编程门阵列 片上系统实现
下载PDF
基于ARM Cortex-M3核的SoC架构设计及性能分析 被引量:6
16
作者 陶友龙 赵安璞 陈海波 《电子技术应用》 北大核心 2012年第8期53-55,共3页
主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片... 主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片进行了性能测试,并与STM32F103 MCU的测试结果进行了对比,通过实例说明了不同芯片架构对性能的影响。最后,对影响SoC芯片性能的因素,包括芯片架构、存储器速度、工艺、主频等进行了分析和总结。 展开更多
关键词 芯片架构 片上系统 Cortex—M3 CoreMark
下载PDF
具备兼容性和层次性的SOC测试控制结构设计 被引量:2
17
作者 鲍芳 赵元富 杜俊 《微电子学》 CAS CSCD 北大核心 2008年第2期222-225,240,共5页
IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题。因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容。文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP... IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题。因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容。文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP核测试所做规定的标准性和可配置性。在此基础上,提出了一种复用芯片级测试控制器的测试控制结构,该结构能兼容不同类型的IP核,并且有助于实现复杂SOC的层次性测试控制。 展开更多
关键词 soc 测试控制结构 IEEE STD 1500 边界扫描
下载PDF
一种基于核设计的SOC测试控制体系结构 被引量:1
18
作者 王炎辉 何仑 杨松华 《计算机测量与控制》 CSCD 2005年第6期519-521,共3页
随着集成电路复杂性的提高和SOC系统的出现,电路测试的难度也在不断增大,测试问题已经成为SOC设计的瓶颈。在研究了现存的测试控制结构后提出了基于核设计的SOC测试控制结构,它以边界扫描控制体系为基础,融合多种测试控制方法,支持不同... 随着集成电路复杂性的提高和SOC系统的出现,电路测试的难度也在不断增大,测试问题已经成为SOC设计的瓶颈。在研究了现存的测试控制结构后提出了基于核设计的SOC测试控制结构,它以边界扫描控制体系为基础,融合多种测试控制方法,支持不同类型的IP核进行测试。从而解决了SOC测试中控制部分的一些问题。 展开更多
关键词 soc测试 控制体系结构 核设计 控制结构 soc系统 集成电路 电路测试 边界扫描 控制方法 控制部分 复杂性 IP核
下载PDF
一款支持高品质CCD图像传感器的高性能SoC芯片的设计 被引量:1
19
作者 梅张雄 钟秋海 张志敏 《光学技术》 EI CAS CSCD 北大核心 2006年第1期20-23,共4页
介绍了支持CCD图像传感器的高性能SoC芯片的设计,芯片基本结构,与图像处理相关的功能部件的工作原理以及相关算法的硬件实现方法,以及相关的低功耗策略。在设计验证阶段,该设计采用基于平台的软硬件协同应验的方法,使得软件和硬件同时... 介绍了支持CCD图像传感器的高性能SoC芯片的设计,芯片基本结构,与图像处理相关的功能部件的工作原理以及相关算法的硬件实现方法,以及相关的低功耗策略。在设计验证阶段,该设计采用基于平台的软硬件协同应验的方法,使得软件和硬件同时得到验证并缩短了整机系统的设计和联调周期,验证的结果表明其设计是基本正确的。这种设计验证方法对于其他领域的应用也具有重要的借鉴意义。 展开更多
关键词 CCD soc 片上通信结构 图像处理
下载PDF
基于ESL的华睿2号SoC系统级架构设计 被引量:2
20
作者 刘静 周海斌 《南京师范大学学报(工程技术版)》 CAS 2016年第4期69-77,共9页
华睿2号是我国自主研发的一款8核微处理器,基于CMOS 40nm工艺设计,片内集成8核DSP、AXI总线以及PCIE/DDR3等多种高速接口的大规模片上系统芯片(So C).鉴于华睿2号设计复杂,需使用电子系统级(ESL)解决方案,确定So C级架构.ESL设计方法学... 华睿2号是我国自主研发的一款8核微处理器,基于CMOS 40nm工艺设计,片内集成8核DSP、AXI总线以及PCIE/DDR3等多种高速接口的大规模片上系统芯片(So C).鉴于华睿2号设计复杂,需使用电子系统级(ESL)解决方案,确定So C级架构.ESL设计方法学已被越来越多的复杂So C设计所采纳,利用可裁剪的TLM建模方法快速搭建系统,进行系统级验证,探索不同架构设计对系统性能的影响,从而寻找最优方案.本文利用Synopsys ESL解决方案,创建So C不同的架构,并在创建的架构上运行雷达信号处理典型应用,分析处理时间、总线压力等架构性能,通过优劣对比最终确定最优架构. 展开更多
关键词 华睿2号 片上系统芯片 电子系统级 架构设计
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部