期刊文献+
共找到147篇文章
< 1 2 8 >
每页显示 20 50 100
Novel Optical Analog-To-Digital Converter Based on Optical Time Division Multiplexing
1
作者 王晓东 孙雨南 +1 位作者 伍剑 崔芳 《Journal of Beijing Institute of Technology》 EI CAS 2003年第S1期58-61,共4页
A novel optical analog-to-digital converter based on optical time division multiplexing(OTDM) is described which uses electrooptic sampling and time-demultiplexing together with multiple electronic analog-to-digital c... A novel optical analog-to-digital converter based on optical time division multiplexing(OTDM) is described which uses electrooptic sampling and time-demultiplexing together with multiple electronic analog-to-digital converter(ADC). Compared with the previous scheme, the time-division multiplexer and the time-division demultiplexer are applied in the optical analog-to-digital converter(OADC) at the same time, the design of the OADC is simplified and the performance of the OADC based on time-division demultiplexer is improved. A core optical part of the system is demonstrated with a sample rate of 10 Gs/s. The signals in three channels are demultiplexed from the optical pulses.The result proves our scheme is feasible. 展开更多
关键词 OADC(optical analog-to-digital converter) electrooptic sampling OTDM(optical time division multiplexing)
下载PDF
Sampling and Reconstruction of Zero-Order Hold Signals by Parallel RC Filters
2
作者 J.T Olkkonen H Olkkonen 《Wireless Engineering and Technology》 2011年第3期153-156,共4页
In this work we describe a reconstruction algorithm for zero-order hold (ZOH) waveforms measured by a parallel sam-pling scheme. In the method the ZOH signal is fed to a parallel network consisting of resistor-capacit... In this work we describe a reconstruction algorithm for zero-order hold (ZOH) waveforms measured by a parallel sam-pling scheme. In the method the ZOH signal is fed to a parallel network consisting of resistor-capacitor (RC) filters, whose outputs are sampled simultaneously. The algorithm reconstructs N previous samples of the input signal from output samples of N parallel RC circuits. The method is especially useful in sampling and reconstruction of the ZOH signals produced by the digital-to-analog converters. Using the parallel sampling method the sampling rate of the analog-to-digital converters can be increased by a factor of N. We discuss a variety of applications such as reconstruction of ZOH pulse sequences produced by ultra wide band (UWB) transmitters. 展开更多
关键词 sampling INTERPOLATION UWB analog-to-digital converterS Microprocessors VLSI
下载PDF
一种基于冗余位结构CDAC的12 bit SAR ADC
3
作者 都文和 韩波 +1 位作者 宋昊洋 王梦梦 《北华大学学报(自然科学版)》 CAS 2024年第6期825-832,共8页
提出一种基于非二进制冗余位结构CDAC的12 bit全差分逐次逼近型模拟数字转换器(SAR ADC)。传统SAR ADC中CDAC的单位电容数量随位数指数增长,且采用全差分结构的电容数量是单端结构的两倍,导致CDAC建立时间过长。为此,设计一种加入冗余... 提出一种基于非二进制冗余位结构CDAC的12 bit全差分逐次逼近型模拟数字转换器(SAR ADC)。传统SAR ADC中CDAC的单位电容数量随位数指数增长,且采用全差分结构的电容数量是单端结构的两倍,导致CDAC建立时间过长。为此,设计一种加入冗余位的分段式电容阵列,减少单位电容数量,提高CDAC建立速度。动态比较器的比较速度快,会导致数字码误判,通过加入冗余位弥补比较器对数字码误判的缺陷;采用底板采样技术,避免沟道电荷注入和时钟馈通,提高采样精度;采用SMIC 130 nm CMOS工艺。在电源电压1.2 V、20 MS/s采样率下,对1024点FFT仿真。结果显示:当输入频率(9.824 MHz)接近奈奎斯特频率时,该ADC的整体信噪失真比(SNDR)达到72.42 dB,有效位数(ENOB)达到11.73 bit;无杂散动态范围(SFDR)达到88.4 dBc,功耗为1.29 mW。 展开更多
关键词 逐次逼近型模数转换器 非二进制冗余位 分段电容 底板采样
下载PDF
一种16位110 dB无杂散动态范围的低功耗SAR ADC
4
作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页
该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多
关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器
下载PDF
多电压阈值数字化方法
5
作者 邱奥 谢庆国 《CT理论与应用研究(中英文)》 2024年第4期393-403,共11页
模数转换器将物理量随时间变化的模拟信号转换为易于储存和处理的数字信号,是自然科学和信息科学的桥梁,也是现代工业与科研中不可或缺的核心基础器件。20世纪20年代以来,随着均匀时域采样的电子学实现和数学理论陆续建立,均匀时域采样... 模数转换器将物理量随时间变化的模拟信号转换为易于储存和处理的数字信号,是自然科学和信息科学的桥梁,也是现代工业与科研中不可或缺的核心基础器件。20世纪20年代以来,随着均匀时域采样的电子学实现和数学理论陆续建立,均匀时域采样成为模数转换领域的基石。此后数十年,正电子发射断层成像、核聚变中子能谱和中微子探测等需要对大量通道高速信号进行采样的应用不断涌现。在这些应用中,基于均匀时域采样的模数转换方案存在功耗大、成本高等缺点,以至于不得不在数字化前进行预处理,从而损失了信号的原始信息。基于值域采样的多电压阈值数字化方法通过若干电压阈值对信号进行采样,再在后端结合先验信息重建信号,使得大量通道高速信号的精确数字化成为可能。目前,多电压阈值数字化方法已被运用在正电子发射断层成像、X射线安检、中子石油测井和质子治疗监测等领域中。本文概述多电压阈值数字化方法的原理,介绍近年来多电压阈值数字化电子学的研究进展,展望多电压阈值数字化方法领域的研究趋势。 展开更多
关键词 正电子发射断层成像 模数转换器 时域采样 值域采样 多电压阈值数字化方法
下载PDF
基于0.18μm CMOS工艺的低功耗采样保持电路
6
作者 韩昌霖 丁浩 吴建飞 《微电子学》 CAS 北大核心 2024年第3期355-361,共7页
基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了... 基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了器件参数对电路性能的影响。仿真结果表明,该馈通消除结构能够提升保持阶段的平稳度,负反馈可将增益提升36 dB。该电路在800 MS/s采样率、122.6 MHz正弦波输入条件下,增益为0 dB,3 dB带宽为1 GHz,信号失真比为48 dB,有效位数为7.7 bit。最终版图面积为202μm×195μm,功耗为37.22 mW,实现了低功耗的设计目标。 展开更多
关键词 ADC CMOS工艺 低功耗 采样保持电路 馈通消除
下载PDF
一种11bit流水线高速模数转换器
7
作者 黄政 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2024年第6期561-568,共8页
为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方... 为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方法,使ADC在大摆幅信号下有足够的线性度来处理信号,同时使电容数模转换器(DAC)的匹配精度满足ADC分辨率的要求,极大地降低了对电容阵列几何参数的匹配精度要求,具有较低的功耗。采用Cadence Virtuoso设计版图,测试结果表明,芯片的微分非线性(DNL)在-0.5~+0.5 LSB范围内,有效位数(ENOB)为10.61 bit,功耗为97 mW,获得了较好的性能。 展开更多
关键词 流水线模数转换器(ADC) 幅度减半 无采样保持 线性度 多位量化 电容失配 有效位数(ENOB)
下载PDF
应用于5.8 GHz雷达中的12 bit SAR ADC
8
作者 郑喜鹏 陈磊 +1 位作者 伍振环 邢蕾 《电子设计工程》 2024年第13期93-98,共6页
为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的... 为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的容忍能力,可以带来ADC性能上的提升。系统采用上极板采样,可以在采样周期结束的瞬间就开始逐位比较过程,省去了采用底极板采样第一拍CDAC建立的过程,提高了转换速度,相对于底极板采样也节省了一定的开关功耗。后仿结果表明,模拟输入20 kHz差分中频信号,在500 kHz采样频率,3.3 V电源电压下,ADC的有效位数为11.56 bit,SNR为71.04 dB,SFDR为80.37 dBc,功耗约为2 mW。 展开更多
关键词 逐次逼近型模数转换器 上极板采样 冗余结构 单调电容开关时序
下载PDF
基于FPGA的永磁同步电机三相电流同步采样方案
9
作者 廖丽诚 李淼 《控制与信息技术》 2024年第3期104-108,共5页
在永磁牵引控制平台中,为了实现永磁同步电机控制更优,需根据控制周期对电机的三相电流进行同步采样;同时,为了满足过流故障的实时保护,需要对电流以较小的时间间隔进行持续采样。为此,文章基于FPGA设计了一种利用一套ADC芯片同时满足... 在永磁牵引控制平台中,为了实现永磁同步电机控制更优,需根据控制周期对电机的三相电流进行同步采样;同时,为了满足过流故障的实时保护,需要对电流以较小的时间间隔进行持续采样。为此,文章基于FPGA设计了一种利用一套ADC芯片同时满足永磁同步电机控制所需电流同步采样和过流实时保护需求的快速定时采样方案。该方案通过实时获取用户配置的同步采样周期,并结合定时采样周期,智能地生成ADC转换启动信号的方式,从而实现对永磁同步电机电流的同步采样和定时采样控制。最后,基于实际永磁牵引控制平台进行实验,结果验证了所提方案的可行性和有效性。 展开更多
关键词 永磁同步电机 同步采样 定时采样 FPGA ADC
下载PDF
基于低分辨率DAC的IRS辅助去蜂窝大规模MIMO系统联合预编码设计 被引量:1
10
作者 李飞 耿晨雨 +3 位作者 李汀 季薇 梁彦 闫志伟 《信号处理》 CSCD 北大核心 2023年第6期1070-1078,共9页
本文研究了下行链路智能反射面(Intelligent Reflective Surface, IRS)辅助去蜂窝大规模MIMO(Cell-Free Massive Multiple-Input Multiple-Output)系统,其中每个接入点(Access Point, AP)都采用了低分辨率的数模转换器(Digital-to-Analo... 本文研究了下行链路智能反射面(Intelligent Reflective Surface, IRS)辅助去蜂窝大规模MIMO(Cell-Free Massive Multiple-Input Multiple-Output)系统,其中每个接入点(Access Point, AP)都采用了低分辨率的数模转换器(Digital-to-Analog Converters,DAC)。本文将IRS应用于去蜂窝系统并在AP处配备低分辨率DAC,进一步降低了硬件成本和功耗。采用加性量化噪声模型对低分辨率DAC进行数学建模,进而建立了下行链路用户和速率的表达式。由于公式具有非凸性和高复杂性,本文提出了一个交替优化框架来解决此问题,从而提高用户和速率。特别地,我们通过分数规划解耦这个问题,并采用拉格朗日乘子法和半定规划(Semi-Definite Programming,SDP)方法求得预编码矩阵和相移矩阵的表达式。最后,仿真结果表明,与传统的去蜂窝网络相比,该方案下的网络容量可以显著提高。 展开更多
关键词 去蜂窝大规模MIMO 智能反射面 低分辨率DAC 联合预编码
下载PDF
A Model of Sampling Base on State Space
11
作者 Zhaoxuan Zhu Houjun Wang Zhigang Wang 《通讯和计算机(中英文版)》 2010年第2期78-83,共6页
关键词 状态空间模型 抽样 采样过程 数值模拟 数字转换器 控制理论 取样系统 ADC
下载PDF
基于GND采样技术的逐次逼近型模数转换器设计 被引量:1
12
作者 叶茂 楚银英 赵毅强 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第2期129-137,共9页
针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了... 针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了整体电路的面积开销.此外,电路还设计了两级预放大器来降低动态比较器的噪声和失调,采用动态元件匹配技术(DEM)来提高ADC的线性度.在0.18μm 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制,芯片内核面积约630μm×575μm,在1.8 V的电源电压下功耗为25.7μW.流片测试结果显示:SAR ADC在250 kHz的采样率下以11 bit输出时,信噪失真比SNDR为65.0 dB,有效位数ENOB为10.51 bit. 展开更多
关键词 逐次逼近型模数转换器 GND采样 动态元件匹配
下载PDF
带通采样时间交织ADC的一种时间失配校正算法
13
作者 叶星炜 翟计全 +1 位作者 董屾 杨予昊 《现代雷达》 CSCD 北大核心 2023年第7期45-50,共6页
令多个模拟-数字转换器(ADC)通过时间交织的方式进行轮流采样是成倍提升ADC系统采样率的重要途径。然而,多个采样通道间存在的误差和失配将在采样结果中引入杂散。文中针对通道间的时间失配,提出一种适用于射频带通直采的ADC校正算法。... 令多个模拟-数字转换器(ADC)通过时间交织的方式进行轮流采样是成倍提升ADC系统采样率的重要途径。然而,多个采样通道间存在的误差和失配将在采样结果中引入杂散。文中针对通道间的时间失配,提出一种适用于射频带通直采的ADC校正算法。该方法利用频域上信号分量和杂散分量间由时间失配量决定的定量关系导出校正参数,进而实现对插零后各通道采样结果的修正。仿真结果表明:文中提出的算法可在准确测量的基础上对大范围内的时间失配实现较为理想的校正,且能够适应包括低通采样、带通采样和偶数、奇数通道数等在内的多种场景。 展开更多
关键词 模数转换器 时间交织 时间失配 校正 带通采样 射频直采
下载PDF
基于列共用多采样技术的CMOS图像传感器读出电路设计
14
作者 王得剑 高静 聂凯明 《传感技术学报》 CAS CSCD 北大核心 2023年第4期503-510,共8页
针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(F... 针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise,FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110 nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。 展开更多
关键词 低噪声CMOS图像传感器 低噪声读出电路 列共用多采样 单斜模数转换器 时域噪声 列固定模式噪声
下载PDF
面向存算ADC阵列的比较器失调校准电路
15
作者 许鑫 虞致国 +2 位作者 黄合磊 钟啸宇 顾晓峰 《微电子学与计算机》 2023年第12期87-94,共8页
提出了一种面向存算模数转换器(ADC)阵列的动态比较器全局失调校准电路,采用数字辅助的模拟微调技术,并结合阵列式应用特点全局共用校准电压.校准过程分为粗校准和细校准周期,提高了校准速度和精度.粗校准利用6-bit计数器和数模转换器(D... 提出了一种面向存算模数转换器(ADC)阵列的动态比较器全局失调校准电路,采用数字辅助的模拟微调技术,并结合阵列式应用特点全局共用校准电压.校准过程分为粗校准和细校准周期,提高了校准速度和精度.粗校准利用6-bit计数器和数模转换器(DAC)产生阶梯式校准电压,根据初始失调电压极性将校准电压连接至对应的电流补偿电路,通过较大的校准步长快速减小失调电压值,并改变其极性.细校准采用一种基于晶体管栅压调控的延时可调电路,通过10-bit计数器和DAC产生细校准电压,实现失调电压值的精细调整.基于简单门电路和触发器设计比较器校准逻辑电路,在全局校准信号的控制下,实现本地校准开关和校准周期的转换.通过校准电压发生电路的全局共用,比较器只需要增加校准逻辑电路、电流补偿电路和延时可调电路,从而减小了由校准电路导致的面积开销.基于55nm互补金属氧化物半导体(CMOS)工艺的仿真结果表明,在输入时钟50MHz条件下,失调校准范围±20mV,校准后失调电压0.96mV(3.3σ),阵列校准后失调电压呈现出较为均匀的分布,包含校准电路的比较器版图面积为696.28µm^(2). 展开更多
关键词 存算阵列 列级模数转换器 动态比较器 失调校准
下载PDF
基于JESD204B的信号采样系统设计
16
作者 赵鑫 赵赟 《舰船电子对抗》 2023年第5期117-120,共4页
提出了一种基于JESD204B的信号采样系统设计方案,介绍了同源时钟分发板卡以及多个模数转换器(ADC)+多个现场可编程门阵列(FPGA)的板卡架构设计,针对影响ADC同步和链路稳定的因素,提出了多ADC同步和链路最小确定性延迟实现方法。结果表... 提出了一种基于JESD204B的信号采样系统设计方案,介绍了同源时钟分发板卡以及多个模数转换器(ADC)+多个现场可编程门阵列(FPGA)的板卡架构设计,针对影响ADC同步和链路稳定的因素,提出了多ADC同步和链路最小确定性延迟实现方法。结果表明所有链路在反复上电的时候工作稳定可靠,能够实现多ADC同步和链路最小确定性延迟,具有较高的实际应用价值。 展开更多
关键词 采样系统 最小确定性延迟 模数转换同步 JESD204B
下载PDF
基于TIADC的20 GS/s高速数据采集系统 被引量:61
17
作者 杨扩军 田书林 +1 位作者 蒋俊 曾浩 《仪器仪表学报》 EI CAS CSCD 北大核心 2014年第4期841-849,共9页
基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合... 基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合的TIADC误差校准算法,校准前后信号频谱的对比证明了校准算法有效性。实验结果表明,系统实现了20 GS/s的采样率。在输入500 MHz正弦信号时,系统的SNR为40.376 dB,ENOB为6.446 b,2.5 GHz正弦输入时ENOB仍然有6.085 b,给出了系统ENOB随频率变化曲线。实验数据表明系统技术指标处于国内领先水平。 展开更多
关键词 数据采集 数据同步 正弦拟合 并行采集 TIADC
下载PDF
基于内插采样技术的高精度时间间隔测量方法 被引量:34
18
作者 潘继飞 姜秋喜 毕大平 《系统工程与电子技术》 EI CSCD 北大核心 2006年第11期1633-1636,共4页
针对当前时间间隔测量方法中存在的问题,提出了一种基于内插采样技术的高精度时间间隔测量方法。该方法将对原理误差的测量转变为对基准信号相位的测量,完全克服了传统时间间隔测量方法的测量原理误差,并且解决了测量范围与测量精度的矛... 针对当前时间间隔测量方法中存在的问题,提出了一种基于内插采样技术的高精度时间间隔测量方法。该方法将对原理误差的测量转变为对基准信号相位的测量,完全克服了传统时间间隔测量方法的测量原理误差,并且解决了测量范围与测量精度的矛盾,能够完成实时测量。理论分析与计算机仿真结果均表明该方法是切实可行的。 展开更多
关键词 时间间隔测量 内插采样 原理误差 模数转换
下载PDF
基于Atmegal28的电能量测量仪的设计与实现 被引量:5
19
作者 徐久强 王进雷 +2 位作者 赵海 尹震宇 岳斌 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第9期2005-2009,共5页
本文介绍了基于Atmega128的电能量测量仪的软硬件设计、实施及测试评估。通过Atmega128采集电压及电流数据并传输至PC,最终由PC机完成数据处理及显示。数据采集使用采样保持器,保证了电压及电流采样同时性,降低了由采样间隔带来的误差... 本文介绍了基于Atmega128的电能量测量仪的软硬件设计、实施及测试评估。通过Atmega128采集电压及电流数据并传输至PC,最终由PC机完成数据处理及显示。数据采集使用采样保持器,保证了电压及电流采样同时性,降低了由采样间隔带来的误差。PC机将数据进行处理并将设备电压、电流及功率随时间变化情况精确直观地显示出来,并可以精确计算指定时间内设备的累积能耗。该电能量测量仪操作方便,使用灵活,很好地满足了低功耗设备能量评估的要求。 展开更多
关键词 虚拟仪器 能耗 模拟数字转换 采样
下载PDF
基于平均频谱测试高速ADC动态参数的方法 被引量:11
20
作者 何芹 黄朴 +2 位作者 虞致国 魏敬和 顾晓峰 《电子测量与仪器学报》 CSCD 2014年第7期755-762,共8页
利用快速傅里叶变换进行模数转换器(ADC)动态参数测试很难做到相干采样和整周期截断,因此非相干采样存在必然性,由此造成的频谱泄漏将影响动态参数的测量结果。针对此问题,提出了一种基于平均频谱测试高速ADC动态参数的方法。基于MATLA... 利用快速傅里叶变换进行模数转换器(ADC)动态参数测试很难做到相干采样和整周期截断,因此非相干采样存在必然性,由此造成的频谱泄漏将影响动态参数的测量结果。针对此问题,提出了一种基于平均频谱测试高速ADC动态参数的方法。基于MATLAB构建了验证平台,采用美国模拟器件公司(ADI)的典型高速ADC产品的行为级动态模型进行了仿真验证。仿真结果表明,在非相干程度最大的情况下,基于不同窗函数的平均频谱测试得到的动态参数误差低于1.67%,且达到了IEEE Std 1241-2000的测试标准,降低了测试系统构建难度和成本。 展开更多
关键词 模数转换器 动态参数测试 非相干采样 平均频谱 频谱泄漏
下载PDF
上一页 1 2 8 下一页 到第
使用帮助 返回顶部