期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
一种面向基于闪存的脉冲卷积神经网络的模拟神经元电路 被引量:2
1
作者 顾晓峰 刘彦航 +4 位作者 虞致国 钟啸宇 陈轩 孙一 潘红兵 《电子与信息学报》 EI CSCD 北大核心 2023年第1期116-124,共9页
该文面向基于闪存(Flash)的脉冲卷积神经网络(SCNN)提出一种积分发放(IF)型模拟神经元电路,该电路实现了位线电压箝位、电流读出减法和积分发放功能。为解决低电流读出速度较慢的问题,该文设计一种通过增加旁路电流大幅提高电流读出范... 该文面向基于闪存(Flash)的脉冲卷积神经网络(SCNN)提出一种积分发放(IF)型模拟神经元电路,该电路实现了位线电压箝位、电流读出减法和积分发放功能。为解决低电流读出速度较慢的问题,该文设计一种通过增加旁路电流大幅提高电流读出范围和读出速度的方法;针对传统模拟神经元复位方案造成的阵列信息丢失问题,提出一种固定泄放阈值电压的脉冲神经元复位方案,提高了阵列电流信息的完整性和神经网络的精度。基于55 nm互补金属氧化物半导体(CMOS)工艺对电路进行设计并流片。后仿结果表明,在20 μA电流输出时,读出速度提高了100%,在0 μA电流输出时,读出速度提升了263.6%,神经元电路工作状态良好。测试结果表明,在0~20 μA电流输出范围内,箝位电压误差小于0.2 mV,波动范围小于0.4 mV,电流读出减法线性度可达到99.9%。为了研究所提模拟神经元电路的性能,分别通过LeNet和AlexNet对MNIST和CIFAR-10数据集进行识别准确率测试,结果表明,神经网络识别准确率分别提升了1.4%和38.8%。 展开更多
关键词 闪存 脉冲卷积神经网络 模拟神经元电路 位线箝位 高速读出 固定泄放阈值电压
下载PDF
基于算盘构造的网络计划时间参数解读
2
作者 罗明 《重庆建筑大学学报》 CSCD 2002年第1期65-68,共4页
针对工程管理人员应用网络计划技术管理工程进度的实际需要 ,提出了一种不通过或只通过少量计算即可从网络图上直接读取时间参数的方法。
关键词 进度管理 网络计划 时间参数 解读方法 工程进度管理
下载PDF
暗物质实验网络读出数据获取软件设计 被引量:4
3
作者 曾婷轩 李飞 +3 位作者 朱科军 顾旻皓 孙希磊 胡俊 《核电子学与探测技术》 CAS 北大核心 2016年第4期396-399,共4页
在ATLAS TDAQ框架的基础上,为暗物质实验开发了基于网络读出的数据获取软件。软件实现了高速数据读出,事例组装,数据波形零压缩和存盘等功能。论文最后对软件的运行情况进行了稳定性测试,软件的读出带宽可达到240MB/s,波形压缩比可达到... 在ATLAS TDAQ框架的基础上,为暗物质实验开发了基于网络读出的数据获取软件。软件实现了高速数据读出,事例组装,数据波形零压缩和存盘等功能。论文最后对软件的运行情况进行了稳定性测试,软件的读出带宽可达到240MB/s,波形压缩比可达到150倍。 展开更多
关键词 暗物质实验 数据获取 网络读出 组装 压缩
下载PDF
大亚湾中微子实验波形数据获取软件设计 被引量:1
4
作者 李瑾 季筱璐 +3 位作者 李飞 于泽源 胡俊 曾婷轩 《核电子学与探测技术》 CAS 北大核心 2016年第10期1032-1036,共5页
介绍了大亚湾中微子实验波形数据读出和数据压缩算法的数据获取软件设计。该软件是以大亚湾中微子实验数据获取系统为基础,在不影响现有电子学系统正常取数的前提下,针对一号实验厅新增的一套前端电子学系统实现波形数据的网络读出、检... 介绍了大亚湾中微子实验波形数据读出和数据压缩算法的数据获取软件设计。该软件是以大亚湾中微子实验数据获取系统为基础,在不影响现有电子学系统正常取数的前提下,针对一号实验厅新增的一套前端电子学系统实现波形数据的网络读出、检查、组装、压缩和存盘等功能的软件系统。文中详细说明了波形数据的读出流程以及不同数据压缩方法的实现,并给出了软件的长期稳定性测试结果。 展开更多
关键词 数据获取 网络读出 数据压缩 多线程
下载PDF
百万像素硅像素探测器数据获取系统设计 被引量:1
5
作者 李洋 季筱璐 沈炜 《核电子学与探测技术》 北大核心 2017年第12期1188-1192,共5页
介绍了百万像素硅像素探测器数据获取系统的设计。该系统根据实验需求,尤其针对硅像素探测器1.92 GB/s高带宽的数据读出指标进行设计,实现了数据高速稳定读出的目标,同时提供运行控制、在线事例组装、无损压缩、数据存储,以及抽样显示... 介绍了百万像素硅像素探测器数据获取系统的设计。该系统根据实验需求,尤其针对硅像素探测器1.92 GB/s高带宽的数据读出指标进行设计,实现了数据高速稳定读出的目标,同时提供运行控制、在线事例组装、无损压缩、数据存储,以及抽样显示图像等功能。文中对系统进行了稳定性以及主要性能测试,测试表明系统长期运行稳定,最高读出带宽可达2.49 GB/s。 展开更多
关键词 数据获取 网络读出 高带宽 并行处理
下载PDF
基于微测辐射热计读出电路的DAC设计
6
作者 蔡泓 唐祯安 +1 位作者 谢冬雪 黄伟奇 《仪表技术与传感器》 CSCD 北大核心 2018年第8期17-20,24,共5页
微测辐射热计受制作材料、工艺等因素的影响存在较大的不均匀性,导致探测信号失真。基于CSMC 0.18μm Mix Singal RF 1P6M工艺设计了一个10位精度的R-2R倒梯形电阻网络数模转换器(DAC),为微测辐射热计读出电路提供可调节的偏置电压,补... 微测辐射热计受制作材料、工艺等因素的影响存在较大的不均匀性,导致探测信号失真。基于CSMC 0.18μm Mix Singal RF 1P6M工艺设计了一个10位精度的R-2R倒梯形电阻网络数模转换器(DAC),为微测辐射热计读出电路提供可调节的偏置电压,补偿焦平面阵列的非均匀性,提高成像质量。电路仿真结果显示,在3.3 V电源电压下,DAC满量程功耗小于2 m W。当采样频率为2 MHz、输入频率为5.86 k Hz时,无杂散动态范围为75.9 d B。微分非线性误差小于0.32 LSB,积分非线性误差小于0.21 LSB。 展开更多
关键词 微测辐射热计 读出电路 非均匀性 R-2R倒梯形电阻网络DAC
下载PDF
高精度时间测量系统的网络读出设计与实现
7
作者 韩春龙 黄光明 《核电子学与探测技术》 CAS 北大核心 2016年第10期1024-1028,共5页
设计了一种基于网络读出的多通道时间测量控制系统。该系统基于FPGA实现1 Gigabit以太网TCP服务端关键协议的逻辑设计,用于系统时间测量数据的高速传输,对于当前TOF时间测量电子学系统读出具有借鉴意义。通过对本时间测量系统进行性能... 设计了一种基于网络读出的多通道时间测量控制系统。该系统基于FPGA实现1 Gigabit以太网TCP服务端关键协议的逻辑设计,用于系统时间测量数据的高速传输,对于当前TOF时间测量电子学系统读出具有借鉴意义。通过对本时间测量系统进行性能分析和网络传输测试,实验结果表明:系统单通道时间测量精度好于22 ps,该1 Gigabit以太网TCP逻辑设计传输性能可达600 Mbps。 展开更多
关键词 网络读出 GIGABIT TCP/IP HPTDC FPGA 高精度
下载PDF
System design for precise digitization and readout of the CSNS-WNS BaF2 spectrometer 被引量:1
8
作者 张德良 曹平 +5 位作者 王奇 何兵 张雅希 齐心成 余滔 安琪 《Chinese Physics C》 SCIE CAS CSCD 2017年第2期159-165,共7页
The BaF2 (barium fluoride) spectrometer is one of the experiment facilities at the CSNS-WNS(White Neutron Source at China Spallation Neutron Source), currently under construction. It is designed to precisely measu... The BaF2 (barium fluoride) spectrometer is one of the experiment facilities at the CSNS-WNS(White Neutron Source at China Spallation Neutron Source), currently under construction. It is designed to precisely measure the(n, γ) cross section, with 92 crystal elements and complete 4π steradian coverage. In order to improve the precision of measurement, in this paper, a new precise digitization and readout method is proposed. Waveform digitizing with 1 GSps sampling rate and 12-bit resolution is used to precisely capture the detector signal. To solve the problem of massive data readout and processing, the readout electronics is designed as a distributed architecture with 4 PXIe crates. The digitized signal is concentrated to the PXIe crate controller through a PCIe bus on the backplane and transmitted to the data acquisition system over gigabit Ethernet in parallel. Besides, the clock and trigger can be fanned out synchronously to every electronic channel over a high-precision distribution network. Test results show that the prototype of the readout electronics can achieve good performance and meet the requirements of the CSNS-WNS BaF2 spectrometer. 展开更多
关键词 CSNS-WNS BaF2 spectrometer readout electronics waveform digitizing clock and trigger network
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部