4.2GHz 1.8V CMOS LC压控振荡器

基于Hajimiri提出的VCO相位噪声模型,分析了差分LC VCO电路参数对于相位噪声的影响。根据前面的分析,详细介绍了LC VCO电路的设计方法:包括高Q值片上电感的设计、变容MOS管的设计以及尾电流的选取。采用SMIC 0.18μm 1P6 M、n阱、混合信号CMOS工艺设计了一款4.2GHz 1.8V LC VCO。测试结果表明:当输出频率为4.239GHz时,频偏1MHz处的相位噪声为-101dBc/Hz,频率调节范围为240MHz。

有源环路滤波器的设计分析

在PLL频率合成器中,环路滤波器的设计对PLL的输出性能有着非常重要的影响。然而在某些场合VCO要求的调谐电压比PLL的充电泵输出电压高得多,这种情况下就必须选用有源环路滤波器。有源环路滤波器基本上可以分为差分结构和单端结构2种,可根据实际应用的PLL充电泵输出来进行选择。在进行有源环路滤波器的设计过程中,选择合理的环路滤波器拓扑结构以及低噪声放大器将最小化对PLL相位噪声的影响。

用于非线性有源天线的耦合锁相环特性分析

为实现非线性有源天线阵波束扫描,研究了互耦锁相环(PLL)的基本特性。通过对互耦PLL的相位动力学方程的稳定性进行分析,建立了具有延时的阵列模型;通过调节环路延时,互耦PLL不同的非线性动力学特性;采用四单元的耦合锁相环阵列实验电路对理论分析进行了验证,从而提出了在设计基于耦合锁相环的非线性有源天线时,必须对环路延时进行控制,防止环路出现振荡和混沌现象。

星载统一测控载波跟踪环相位噪声分析

为了保证测速和测距精度,有效手段之一是在星载统一测控应答机上采用嵌套环路结构的载波跟踪环完成相干载波提取。由于利用了相干本振补偿多普勒频移,必须考虑输入相位噪声对本振相位噪声的影响。为了准确预测环路输出相位噪声性能,对环路中各部件贡献的相位噪声进行了分析。针对不同噪声源,运用信号流图的分析方法建立了对应的环路相位噪声模型,通过仿真计算得到了不同输入信号功率条件下的环路输出相位噪声功率谱,与实际电路的测试结果对比,证明了该环路相位噪声模型的准确性。应用该模型能提高环路设计的准确性和效率。

环形压控振荡器的噪声分析

在振荡器的设计中,为了得到更高性能,分析其相位噪声是十分重要的.利用Razavi对具有普遍意义的品质因数的定义将Leeson针对LC振荡器提出的相位噪声模型应用到环形振荡器上对其进行噪声分析.文中以一个2GHz环形振荡器为例,采用TSMC0.25μm CMOS工艺参数,用Cadence的spectre仿真器进行仿真.电源电压为2.5V,偏离中心频率1MHz处的相位噪声为-86.6dBc/Hz.仿真的结果与噪声模型所的结果基本吻合.

整数型全数字锁相环的非线性量化效应及其对相位噪声的影响

提出并验证了一种全数字锁相环(ADPLL)的非线性相位域模型,基于此模型说明了整数型ADPLL进入非线性阶段后,相位差量化器产生的量化误差概率密度分布不再符合现有线性模型条件,线性模型的相位噪声预测公式不再准确.经Matlab与Verilog行为级仿真,验证并解释了整数型ADPLL在非线性阶段呈现的带宽扩展和带内相位噪声降低的新现象.进一步推导出了:当满足相位差量化器的量化步长与输入相位差标准偏差在同一数量级的条件时,整数型ADPLL从线性阶段进入非线性阶段.由此建立了一种简化的、便于实际设计的锁相环量化效应及相位噪声模型.设计条件的推导公式以及噪声模型的相位噪声趋势预测与Matlab仿真结果相符.