基于NCO IP核的正弦波信号发生器的实验教学设计

数字控制振荡器是一种能够生成可调频率的数字信号的电路或算法。通过分析数字控制振荡器的实现原理,采用NCO IP核在Intel FPGA芯片EP4CE6F17C8N上产生正弦波信号。采用Signal Tap Logic Analysis逻辑分析工具对数字电路进行实时调试和分析,实验结果表明设计方案可行。

并行数字下变频中的NCO实现研究

受数字信号处理器件处理速度的制约,宽带数字中频处理带宽、滤波器性能等重要指标难以提高。硬件实现时FPGA(field programmable gate array)无法提供与采样率相匹配的数据处理速度直接对原始采样数据下变频,将多相结构应用到传统的数字下变频运算中。推导了应用于数字下变频多相结构的多路NCO(numerically controlled oscillator)数字本振信号数学表达式,并讨论了在FPGA中实现多路NCO时相关参数的选取原则。MATLAB仿真结果及硬件平台验证了采用多路NCO本振信号实现数字下变频的正确性。

基于FPGA的正交数控振荡器(NCO)的设计与实现

在研究数控振荡器NCO工作原理的基础上,通过分析对比几种不同的NCO设计方法,采用了算法简单、节省资源的基于ROM查找表的设计方法。针对正交数控振荡器NCO的主要部件正余弦存储表、可变模计数器进行了算法设计和电路设计,并在Altera公司的FPGA上进行了验证,波形仿真结果表明了电路设计的正确性。采用查找表的方法可以有效提高系统功能的可扩展性和系统的可集成性,使得NCO功能模块可以通过配置存储表、频率控制字来满足多种应用场合下的NCO设计需要,可以广泛地应用于各种现代通信系统中。

高速高精度高分辨率NCO存储器的高效技术研究

针对高精度高分辨率数控振荡器(NCO)存储器消耗巨大资源的问题,提出了利用奇偶对称性的存储内容映射技术,基于地址内容模拟曲线技术和基于存储内容的分段差分技术;通过存储内容和地址的数学模型从理论上推导了利用奇偶对称性的存储内容映射技术和基于地址内容模拟曲线技术的性能;对基于存储内容的分段差分技术进行了定性分析和实例仿真。这3种技术均能较好地减少存储资源,将其组合起来应用,其存储资源能减少到3%以下。

一种在FPGA中设计NCO的方法

介绍了一种用坐标旋转数字式计算机(Coordinate Rotation Digital Computer,CORDIC)设计NCO的方法,并在QuatusⅡ和Matlab软件中进行仿真验证。该方法具有精度高,结构简单,速度快,耗费资源少的优点,且非常易于用FPGA实现。

基于CORDIC算法的NCO在FPGA中的实现

介绍如何利用CORDIC(Coordination Rotation Digital Computer)算法产生正余弦信号的实现过程基础上,研究并在FPGA中实现了基于流水线CORDIC算法的数控振荡器。仿真验证结果表明,该方法较之其它方法具有精度高、结构简单易于实现、节省资源且功耗低等特点,非常适合应用于高速高精度数字调制解调。

NCO的研究及其FPGA实现

介绍数控振荡器的工作原理,它的核心部件相位累加器和查找表,然后给出FPGA生产厂商Altera公司的NCO IP core,并在FPGA开发软件Quartus环境中应用该IP core设计出的NCO和给出了其在FPGA的仿真实现。

基于CORDIC算法的高速高精度NCO的FPGA设计

介绍一种利用矢量旋转的CORDIC(Coordination Rotation DIgital Computer)算法,相比较传统NCO采用的查找表算法,证明查找表算法运算速度已不适用于高速宽带数字接收机以及扩频通信的应用,为了实现高速正交数字混频器中的数控振荡器(NCO),采用CORDIC算法产生正余弦信号的实现过程,给出采用ALTERA的stratix系列FPGA中设计数控振荡器的顶层设计结构以及仿真结果,证明基于此算法采用FPGA的可行性设计。

基于FPGA和SRAM的数控振荡器的设计与实现

介绍数控振荡器的工作原理,重点阐述用现场可编程门阵列(FPGA)和静态随机存储器(SRAM)实现数控振荡器的方法,同时给出采用此结构设计的数控振荡器的特点和性能。

基于FPGA的数字下变频的设计与实现

数字下变频是中频信号处理系统中常用的技术手段,可在保证信号不失真的情况下有效降低采集信号的速率,便于后级处理器执行FFT等信号处理算法。提出一种基于FPGA的数字下变频方法,使用FPGA实现数控振荡器,产生正交的正、余弦样本信号,将采样的数字信号做正交化处理;实现级联积分梳状滤波器,合理抽取采样信号,降低信号频率;最后通过半带滤波器和FIR低通滤波器对整个信道进行整形滤波。充分发挥FPGA硬件并行化处理的优势,实现复杂的信号处理算法的高效执行,测试结果表明该方法可行有效,能够满足实际使用要求。

带有小数补偿的低频数控振荡器及其基于FPGA的实现

在分析数控振荡器(NCO)工作原理的基础上,以低频信号为例,研究了影响NCO性能的几个因素。结合杂散特性,着重讨论了频率控制字误差对输出频率带来的影响,提出在相位累加器中加入小数部分补偿,以使降低信号频率门限值和提高输出的准确性。最后采用FPGA(现场可编程门阵列)实现了带有小数补偿的NCO,在兼顾硬件资源的同时优化了系统性能,另外通过仿真验证了这种方法的可行性。

基于国产FPGA的数字下变频仿真设计

文章首先讲述了数字下变频的核心原理,然后利用矩阵实验室(Matrix Laboratory,MATLAB)对数字下变频理论进行了规范的仿真,阐述了一款仿XILINX公司的国产FPGA芯片实现数字下变频的设计流程,最后利用verilog语言编程实现数字下变频功能,并进行了验证。

数字载波发生器设计与FPGA实现

数控振荡器NCO是各种数字频率合成器DDS和数字载波信号发生器的核心部件.应用现场可编程器件FPGA进行数控振荡器的设计是一种新的技术.介绍了数字载波发生器的原理和设计思路,并使用ALTERA公司开发的新一代FPGA设计工具QUARTUSII对FPGA编程实现,给出正弦输出型DDS仿真结果.该方法已在多项遥测系统工程中得到应用.

基于FPGA与Matlab的数字正交解调器的设计

为有效提取测控系统输入信号的幅度和相位信息,设计了基于FPGA与Matlab的信号数字正交解调器;在Matlab/Simulink环境中产生一路调幅信号,并在此环境下利用5个直接I型的4阶FIR滤波器节搭建了20阶FIR滤波器;利用FPGA查表法实现数控振荡器(NCO),并控制1路调幅信号与正交的正、余弦信号分别进行数字混频处理;对经FPGA数字混频处理后的两路倍频分量和基频分量信号进行滤波处理,经处理后的信号在FPGA的控制下进行相加处理;最后在硬件平台上进行了仿真测试实验,验证了该方案的正确性和可行性。

软件无线电中数字下变频实现方法

介绍了软件无线电短波接收机中数字下变频(digital down conversion,DDC)的基本原理和应用,以及数字下变频的一般结构。DDC主要是将中频信号和NCO产生的载波信号进行混频,再经过LPF虑除高频分量得到基带信号,从而实现下变频的功能。分别介绍了查表法和应用CORD IC算法实现DDC的过程。

可配置的多系统兼容导航跟踪通道设计

为了提高接收机的兼容性,降低设计复杂度和成本,基于FPGA+GPS的硬件平台,研究设计可配置的多系统兼容导航跟踪通道。首先介绍了多系统兼容跟踪通道的框架结构和功能模块,分析了可配置载波数字控制振荡器(NCO)、伪码NCO和码产生器等实现通道灵活可配的关键技术,最后,通过ModelSim仿真和实测GPS/COMPASS信号验证了通道的兼容可配性,资源分析结果也表明兼容通道相比独立系统减少一半左右的逻辑资源。

卫星信号模拟器CBOC中频信号设计与实现

GNSS卫星信号模拟器对于GNSS系统及用户接收机的研究和设计起着非常重要的作用。本文主要研究针对Galileo系统E1频点CBOC中频信号的产生方法及数字处理技术,在基于PCIE+DSP+FPGA+DAC架构的中频板卡上完成了与PC上位机通信、波形控制参数计算和更新、副载波生成、基带信号调制以及模拟中频信号的产生;最后给出了频谱、相关峰、定位误差等测量结果,验证了信号的质量和正确性。

自适应前馈功放中基于软件无线电的数字接收

对自适应前馈功率放大器中基于软件无线电的数字中频接收技术进行了讨论,对基于软件无线电的自适应控制模块中的数字中频接收进行优化设计,并给出了具体的设计方案及实验结果。