R-DSP中二级Cache控制器的优化设计

针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处理一级Cache控制器请求与外存请求,减小请求处理周期;最后,增加带宽管理与存储保护功能,合理仲裁访存请求并维护存储安全。实验结果表明,相较于传统设计,新设计在保护二级存储安全的同时实现带宽管理式访存仲裁。与现有R-DSP中的L2相比,新设计的存储体单拍最大可响应访存请求数量提升了1倍,一级请求和外存请求的平均处理时钟周期数分别降低了25%和19.6%。

基于DSP模式的计算机图像处理算法研究

基于DSP架构模式,提出了一种CNN卷积神经网络算法,并将其运用到计算机图像处理中。研究过程中,采用DSP技术进行计算机图像获取、算法处理、算例分析和结果优化,大大提高了计算机图像算法处理质量和效率。经过算法测试验证,结果表明,基于DSP数字信号处理器搭建多DSP并行处理架构模式,采用CNN卷积神经网络算法进行计算机图像处理,能够提高图像处理精度。该算法运行时的性能较高,功能低,CPU占用率不高,且DSP计算机处理系统在多DSP并行处理架构模式下进行算法分析,系统的稳健性和可靠性高,能够适应不同规模级别下的计算机图像处理数据集的处理速度、精度、资源消耗和功率要求,可为计算机图像算法处理提供准确、高效、经济的解决方案,对于计算机图像处理算法设计和优化以及应用具有较好的实用参考价值。

基于DSP的海上红外小目标检测系统设计

针对海天背景下红外小目标检测实时性低的问题,文中结合DSP硬件特征、算法需求和系统要求,提出一种以多核DSP为核心处理器的红外小目标检测系统实现方案。区别于常规的串行处理方式,该方案采用DSP双核流水处理的软件架构,将海天线检测算法和红外小目标检测算法分别运行在DSP的核1和核2,实现两套算法的并行处理;并通过核0主程序的调度实现海上红外小目标检测功能。在此基础上,采用查找表替代实时计算系数、优化计算过程最大化减少指令流水被打断、软硬件并行处理减少软件负载等方法对软件进行优化,提高软件效率。最后,在红外检测跟踪系统中对实时性和准确性进行应用验证。结果表明,所设计系统处理640×512的红外图像耗时小于25 ms,满足海上红外小目标实时检测的要求。

长向量处理器高效RNN推理方法

模型深度的不断增加和处理序列长度的不一致对循环神经网络在不同处理器上的性能优化提出巨大挑战。针对自主研制的长向量处理器FT-M7032,实现了一个高效的循环神经网络加速引擎。该引擎采用行优先矩阵向量乘算法和数据感知的多核并行方式,提高矩阵向量乘的计算效率;采用两级内核融合优化方法降低临时数据传输的开销;采用手写汇编优化多种算子,进一步挖掘长向量处理器的性能潜力。实验表明,长向量处理器循环神经网络推理引擎可获得较高性能,相较于多核ARM CPU以及Intel Golden CPU,类循环神经网络模型长短记忆网络可获得最高62.68倍和3.12倍的性能加速。

多总线多DSP实时图像处理操作系统的设计与实现

该文针对多总线多 DSP实时图像识别系统 ,设计并实现了一个并行操作系统 .它包括嵌入到 DSP芯片上的操作系统和运行在 PC机上的协议软件两部分 .协议软件提供一个人机界面 ,接收算法的分解信息 ,并将其按一定的数据结构组织 ,再将所有的子任务及其分解信息连接成一个作业 .DSP上的操作系统支持作业从上位机上加载 ,或通过 EPROM加载 .操作系统支持 VXI总线标准 ,并提供了数据通信、任务分配和并发进程管理等功能 .它根据任务分解信息 ,分配硬件资源 ,构造数据流向 ,建立子任务相互间的同步关系 ,完成与上位机的联络并输出结果 .实验结果表明 ,该文设计的硬件及其操作系统能够适应不同并行结构的需要 ,并得到满意的图像并行处理效果 .

DSP并行系统设计方法研究

以TI公司的TMS3 2 0C40和AD公司SHARC处理器为例 ,对多DSP并行系统设计中处理单元的选择、并行结构以及处理任务的分配等问题进行了讨论 ,并针对并行处理设计中一些难点问题 ,借鉴国外多DSP板级产品的结构 ,寻求了一些相应的解决办法。

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈,多DSP并行处理技术应运而生,成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。

DSP并行系统的并行粒子群优化目标跟踪

针对串行粒子群优化(Particle Swarm Optimizer,PSO)算法存在计算量大、速度慢的问题,给出了一种基于数字信号处理(DSP)并行系统的并行PSO跟踪算法。在研制的4DSP并行系统上,采用基于消息传递模型及单种群的Master-Slave模式设计实现了并行PSO跟踪算法。用DSP-A实现初始化设置,其它3个DSP并行计算每个粒子的适应值。最后,由DSP-A比较每个粒子的适应值与其个体极值的优劣,选择较好的个体极值和整个种群的最优解,更新每个粒子的位置与速度。利用该系统采集实际序列图像进行了算法仿真验证,其加速比为2.525,效率为63.13%,该算法为全局优化大规模目标跟踪工程的实现提供了一个新的选择。

基于4×DSP的并行图像处理系统

在简要分析了当代几种典型的并行处理系统结构后,提出使用4颗TI公司高端数字信号处理器-TMS320C6416构建一种新型的并行图像处理系统。该系统通过一个同步四口SRAM和PCI总线构成互连结构,兼有紧耦合并行系统和松耦合并行系统的优点。然后,在所设计的并行硬件平台上,通过理论计算和实际的图像处理算法给出了包括点对点通信开销、加速比等在内的并行系统性能指标。最后,针对系统的性能瓶颈,进一步给出了提高系统性能的一些建议。

基于DSP-FPGA的二次雷达信号处理机的实现

针对二次雷达信号处理 ,探讨了采用数字信号处理芯片 (DSP)和可编程逻辑电路 (FPGA)的全数字化处理方案。重点研究了共享存储器、消息传递机制、大量数据交换等多DSP并行处理的方法及过程。通过具体的测试表明 ,采用并行化的DSP处理方法 ,增强了系统的灵活性和可靠性 。

多DSP并行处理系统的设计与开发

数字信号处理解决方案(DSPS)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节;论文简要介绍了多DSP并行处理技术的发展,基于共享总线、Link、SPORT、HPI/IDMA、数据交换5种常见DSP总线接口,详细讨论了多DSP并行处理系统设计与开发方案;对多功能、模块化、开放性、实时性ATS和虚拟仪器(VI)的研制具有现实的指导意义。

基于多DSP并行处理的发动机综合参数测试系统设计

为了实现发动机动态参数的综合测试、实时在线检测和故障诊断,综合考虑其通用性和专用性,提出了一种基于多DSP并行处理和虚拟仪器技术的新型发动机综合参数实时测试系统设计,重点阐述了系统的硬件结构和软件框架设计,并对系统实时、远程故障诊断进行了探讨。系统的实际应用,显著提高了测试精度和工程试验效率,同时也为发动机在线实时监测和故障诊断提供了可靠保障。

基于ADSP-21160的雷达脉冲压缩并行处理机的设计

本文采用以多片通用DSP芯片ADSP-21160为核心建立并行处理机平台,通过多片并行FFT和IFFT运算,高效实现了频域数字脉冲压缩处理。在并行算法研究的基础上,设计并优化了一个高并行效率的雷达信号数字脉冲压缩系统,得出了相应的实验结果。

一种PRI变换并行处理算法及在高速DSP上的实现

脉冲重复间隔是雷达信号分选的关键参数。改进的PRI变换法克服了直方图统计法的子谐波问题,对脉冲重复间隔具有很高的估计精度,且具有一定的抗抖动能力。由于需要进行大量的指数运算和复数运算,故PRI变换法运算速度较慢,难以满足实时性要求。本文分析了改进的PRI变换法,提出了一种用于该算法并行处理的任务分配原则,并在TS201S平台上实现了改进的PRI变换算法。实验结果表明,基于该任务分配原则的PRI变换法并行处理大大提高了运算效率,能满足实时性要求。

基于DSP+FPGA结构的高速数据采集模块

在简要阐述了数据采集中实时信号处理的典型DSP+FPGA结构及其应用特点的基础上,论述了一种基于此结构的高速高精度数据采集模块的设计,详细阐明其高速并行A/D变换、数据缓存以及触发控制的原理。模块可实现12位分辨率,最高采样率200MSPS、1M字样值存储深度以及50MHz信号带宽的实时信号处理系统。

多核数字信号处理卷积算法并行优化

针对国防科技大学自主研发的异构多核数字信号处理(digital signal processing, DSP)芯片的特征以及卷积算法自身特点,提出了一种面向多核DSP架构的高性能多核并行卷积实现方案。针对1×1卷积提出了特征图级多核并行方案;针对卷积核大于1的卷积提出了窗口级多核并行优化设计,同时提出了逐元素向量化计算的核内并行优化实现。实验结果表明,所提并行优化方法实现单核计算效率最高能达到64.95%,在带宽受限情况下,多核并行扩展效率可达到48.36%~88.52%,在典型网络ResNet50上的执行性能与E5-2640 CPU相比,获得了5.39倍性能加速。

基于嵌入式多核DSP系统的并行粒子滤波目标跟踪(英文)

目标跟踪中的伺服系统需要极低的跟踪延时,由于粒子滤波跟踪算法固有的庞大计算量使得目标跟踪的精度大受影响。提出了一种粒子滤波跟踪算法在多核DSP系统中的快速实现方法。首先,利用DSP片上的包加速器来降低以太网相机的采集延时以及CPU占用率,CPU占用率从31%降低到10%;其次,通过手动操作高速缓存的刷新和实效,解决了多核同时共享图像数据带来的存储器一致性问题,多个核能通过高速缓存快速获取图像数据;最后,通过在多核核心上设置代理任务的方法,建立了一种多核并行计算的机制。粒子滤波算法中计算复杂度高的运算阶段被分配到多个核心上同时运算,实现了算法的低延时。实验结果显示8核加速比达到7倍以上,优于开放多处理标准OpenMP的并行优化效果。

用FPGA实现互联的多DSP并行系统结构

为满足实时图像处理要求,在分析了常见DSP并行系统结构基础上,提出了一种基于FPGA互联的DSP并行系统结构。该并行结构通过在FPGA内实现互联网络和特定的数据通信协议,实现三片DSP(TMS320C6713)的有效互联,系统结构可重构、可扩展。对采用该并行结构的原型系统的测试表明,DSP间数据通信既获得了较大的持续带宽又降低了传输延迟,可以满足并行实时处理要求。

多重滑窗算法在DSP上的并行实现

滑窗算法作为一种遍历性的算法 ,其实时运算效率是一个重要的指标。本文介绍了用于雷达目标解模糊处理的滑窗算法 ,研究了在两片 TMS3 2 0 C5 40 2芯片上并行实现多重滑窗算法的方案。在某 PD雷达系统的目标解模糊处理的应用中 ,充分利用了 DSP的 HPI接口 ,设计实现了方位、距离、速度三重滑窗算法。本文还介绍了硬件方案和软件流程以及一些提高运算效率的措施 ,取得了好的实用结果。

多核DSP上的ISAR实时成像技术研究

为了提高逆合成孔径雷达(ISAR)实时成像的性能,本文首先设计了一种基于TMS320C6678多核信号处理器(DSP)的高速实时信号处理平台,优化了功耗的同时提高了信号处理能力。其次,本文提出了一种利用窄带信息进行成像预处理的成像流程,该方法利用窄带信息进行目标运动特性分析,并用分析结果指导成像条件判断、成像数据选择和高速运动补偿。根据提出的成像流程将该成像任务分割成几个独立的任务,在分析任务的实时性和任务间的通信的基础上,完成了任务在多核DSP上的分配。利用本文平台对实测数据进行处理,并将成像性能和实时性与单核DSP信号处理平台做对比,进一步验证了多核信号处理平台的处理优势和算法设计的合理性。