可扩展架构的超大点数FFT处理器设计

面向合成孔径雷达、遥感、电子对抗等领域研究了一款高性能的超大点数快速傅里叶变换(FFT)处理器。文中提出了一种可扩展架构,即针对不同的应用场景可以动态实时调整FFT算法的基数以及处理点数;存储器划分为16个存储模块,可以通过产生无冲突地址进行访问,输出与输入数据帧可以共享同一存储器,具备高效存储器特征。FFT运算采用并行流水线排布,当采用高基算法时,可高并行度访问存储器,实现并行计算,从而获得明显的实时性优势。FFT各级运算采用循环移位寄存器产生地址,以保证蝶算单元输入数据的抽取间隔,并在最后一级输出时进行循环移位寄存器反转操作产生地址,实现输入输出共享存储器。所提设计方法规整、高效、适用范围广泛,便于现场可编程逻辑器件以及集成电路实施,并且也将持续受益于存储器工艺的提升。

基于FT-X DSP的二维FFT并行实现与优化研究

二维FFT是图像处理的典型算法,广泛应用于图像滤波、快速卷积、目标跟踪等领域.为满足高分辨率图像的实时处理需求,基于自主研制的FT-X众核DSP处理器,提出了一种二维FFT算法的多核并行实现方法.基于众核编程模型,通过多核任务部署、地址空间重映射等方式完成了任务初始化,实现了24核数据并行处理,加速比达到19.8倍.在此基础上,提出了基于DMA跨步传输的隐式转置方案,通过矩阵地址分配的方式,解决了大型矩阵跨步传输步长受限的问题.实验结果表明,在8 K×8 K的数据规模下,相对于直接转置和指令隐式转置分别节省了91%和65%的转置时间,同时识别并解决了某特殊情况下的多核负载不均衡的问题,将各核的用时差距从64%下降到了12%,整体用时下降了26%.

Reconfigurable Multi-Butterfly Parallel Radix-r FFT Processor

The design of reconfigurable multi-butterfly parallel radix-r FFT (Fast Fourier Transform) processors is proposed. FFT is widely used in signal processing, and the application needs real-time and high performance, while most of the traditional designs are limited to the power of two, which wastes the buffers and multipliers in big data. In response to the problem, we improve the parallel FFT algorithm with the design of reconfigurable control machine combined with buffer/multiplier, and the cost function with the input of radix/number/paddling number/time consuming is deduced. Constrained with the number of buffer and multipliers, the radix and number can be computed with the optimum cost function, and the resolution space of computing performance and hardware cost is presented. The proposed guarantees the real-time performance with better flexibility compared with the previous literature, and the comparison also suggests the effectiveness of the design.

多路并行流水线型基2^(2)FFT算法实现

FFT算法作为OFDM系统的核心算子占用其系统处理的大多数时间,为提高OFDM系统数据传输速度,提出了一种改进的多路并行流水线型基2^(2)FFT实现架构。在实现过程中着重对旋转因子的存储进行片上缓存优化,减少了乘法运算次数从而减小整体运算复杂度;设计的数据整合模块用于控制时序,从而保证P路并行流水型架构正确实现,数据运算吞吐率成P倍提高。RTL仿真结果表明,与同类架构相比,提出的架构在硬件开销适中的同时使得性能分别提升了1.27%、2.04%、50.88%,并且具有FFT点数可扩展的特点,可满足随着通信标准的不断提高,FFT点数逐渐增大的实际应用需求。

基于FPGA的大点数FFT算法研究

由于高速实时信号处理对大点数FFT的需要,很多设计都采用将大点数的一维序列转化为矩阵的二维FFT方法来满足这一点,有的方法甚至将二维FFT的结果继续二维处理从而只要处理更短的FFT序列,然而这样一来使得控制部分的逻辑变得非常复杂,很不利于FPGA的有效实现。本文提出在一次二维处理后即采用并行处理的思想,同样使得只要处理较短的FFT序列即可,不仅提高了资源利用率而且方便实现,从而使得设计者方便地在资源和处理速度之间取舍。

基于FFT的伪码快速捕获

首先对普通的串行捕获方式作了分析,说明了它的不足之处,并指出目前并行捕获方式在系统复杂度和捕获速度之间存在矛盾,针对这一矛盾提出了基于FFT并行捕获算法.给出针对无线电导航接收机而设计的FFT捕获算法,对该算法的捕获性能作了分析,并对弱导航信号研究了基于FFT捕获的解决方法.理论分析和仿真结果证实该方法能够大幅度减少捕获时间,并且在低信噪比下具有较好的捕获性能.

基于CUDA的矩阵乘法和FFT性能测试

针对NVIDIA公司的CUDA技术用Geforce8800GT在Visual Studio2008环境下进行测试,从程序运行时间比较判断CUBLAS库、CUDA内核程序、CUDA驱动API、C循环程序与Intel MKL库以及FFTW库与CUFFT库运行响应的差异。测试结果表明,在大规模矩阵乘法和快速傅里叶变换的应用方面,相对于CPU,利用GPU运算性能可提高25倍以上。

基于JASMIN框架的FFT并行解法器及其应用

为解决并行应用程序使用FFTW(Fastest Fourier Transform in the West)并行软件包所面临的计算规模难以扩展、数据结构变动大、实现不同数据结构间通信难度大、接口不确定等问题,在JASMIN框架内设计实现FFT并行解法器.该解法器封装了数据分布存储、数据通信等并行计算细节,通过重新分布存储数据,调用一维FFT变换实现高维FFT的并行计算,并提供规范接口,支撑用户简便地实现FFT的并行计算.数值测试表明,该解法器具有很好的并行性能.该解法器已应用于激光等离子体成丝不稳定性的数值模拟并行程序,它在2048个处理器上的并行效率可达80%以上.

流水并行1-D FFT地址映射算法

讨论了2个流水蝶形单元并行的地址映射算法.由于FFT级间数据读写关系复杂,实现每次并行执行2个蝶式运算的地址产生非常复杂.通过对基2数据流图的改造,将存储器分为2个存储体,各级每个蝶式运算的1对操作数位于同一存储体,并行执行的2对操作数位于不同存储体相同地址,计算结果按原址写回,同时每次计算所需的2个旋转因子地址间存在一定关系,因而可用1个地址产生单元,实现2条流水线并行所需的操作数及旋转因子的并行访问.本地址产生单元易于实现,资源需求少、延时较小,且可使蝶式计算循环次数减少一半.

高性能并行FFT处理器的设计与实现

提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据。给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并行FFT处理器的性能较优,能满足实际应用需求。

基于并行FFT的OFDM符号定时与整数倍频偏联合同步算法

提出了一种适用于OFDM系统的符号定时同步与整数倍载波频偏(相对于子载波间隔归一化)联合同步算法,它仅采用包含一个OFDM符号的前导码来实现准确的符号定时和整数倍载波频偏估计。联合同步算法采用并行FFT算法结构,能够并行地在时域和频域对接收OFDM信号中的前导码进行并行搜索,在完成定时同步的同时给出子载波频偏的整数倍估计。计算机仿真结果表明在高斯白噪声信道以及瑞利衰落信道下,该联合同步算法在定时同步的准确性、抗噪声性能以及载波频偏估计的范围上要明显优于现有算法,并且由于采用了时频二维并行同步结构,使得联合同步算法具有更快的同步收敛速度。

基于并行处理的FFT快速算法

FFT算法是频域图像处理中最重要的核心算法之一,是影响数字图像处理软件系统整体效率的关键。提出的一种适于SIMD计算模式的自然顺序二维FFT算法,利用Intel处理器提供的新指令对算法进行了改进。应用OpenMP对算法进行了多核环境下的优化,并设计了与之配套的滚动型缓冲区。实验结果表明,这种FFT算法在多核下的运行效率最高可达到目前广泛使用的FFT算法的4.5倍,这种算法对海量图像数据的处理优势尤为显著。

基于N/8点FFT核的MDCT/IMDCT快速实现方案

数字音频编解码系统采用MDCT/IMDCT实现时间-频率域的互换,以消除音频分帧引起的时间域混叠效应.本文提出一种新的MDCT/IMDCT快速实现方案,基于N/8点FFT变换核,采用奇偶双路并行和蝶型单元技术,与现有快速算法相比,运算速度和吞吐能力均提高一倍,并且该方案既可以实现MDCT正变换,也可以实现相应的反变换.为了验证方案的正确性,在Altera FPGA开发板上完成了N=256点MDCT的实验.结果表明,该实现方案在运算速度和数据吞吐率等方面取得很大的改进.

与FFT并行算法相适应的体系结构探讨

介绍了并行ＦＦＴ算法，讨论其在网格和超立方体并行体系结构上的实现方法，并作了多个方面的比较，为高效实现并行ＦＦＴ选择一种合适的体系结构。经研究表明，并行ＦＦＴ算法的最佳体系结构为超立方体。

基于NUMA MPSoC的FFT并行化算法设计及实现

如何充分利用多个处理器任务级并行或线程级并行的特点提高性能已成为MPSoC设计的关键问题之一。在建立基于非均匀存储型(Non-Uniform Memory Access Architecture,NUMA)MPSoC平台的基础上,以快速傅里叶变换为例,遵循减少核间通讯及平均分配工作负载的原则,提出其并行化方法,设计出相应的并行程序及底层驱动,在FPGA原型芯片的运行环境下分析系统性能。试验结果表明,在4核MPSoC的FPGA原型系统中最高加速比可达2.65,具有较好的并行执行效率。

基于FFT的并行捕获的研究

针对当前捕获的方式不能同时满足捕获速度快和硬件简单的问题,文中研究了一种基于 FFT 的并行捕获算法。该算法能够实现并行捕获,捕获速度快,同时避免了复杂的硬件设计。通过对串行捕获和 FFT 并行捕获方式的捕获进行仿真,结果表明了 FFT 并行捕获的合理性。

基于FFT和小波变换的交直流并联输电系统间谐波研究

运用谐波调制理论,结合开关函数的傅里叶分析,研究了在交直流并联输电系统下,交流系统供电电源含有畸变谐波时,直流线路和交流侧都产生间谐波的机理。给出了整流侧直流电压、直流电流以及交流电流产生的间谐波的一般形式。经过小波变换除去信号中的非稳态分量以后,再使用加窗快速傅里叶变换可以很好地得出其中的稳态分量。通过一个典型交直流并联输电系统数字仿真,同时在供电电源含有畸变谐波的情况下,对交直流系统的电压和电流量进行了间谐波计算。利用傅里叶小波分析综合分析法得到的仿真结果和计算结果相比较,验证了间谐波产生机理的正确性和有效性。

非相干扩频信号捕获算法研究和实现

研究了一种非相干扩频信号的捕获算法,用于星载S波段非相干扩频应答机实现一路遥控信号和四路测距信号的快速捕获。捕获单元采用并行FFT技术和分块-双倍补零技术实现对1kHz相干测距信号和2kHz非相干遥控信号的相关积分运算,在保证捕获性能条件下抑制了数据跳变,对积分结果利用两级门限检测判决技术降低误捕概率,最后加入捕获验证算法抑制旁瓣干扰。仿真和测试结果表明,捕获单元能够抑制数据翻转,实现多通道相干和非相干扩频信号的快速捕获,且单通道捕获时间小于2s。

深空通信中基于FFT的高动态扩频信号的捕获

在深空通信中,航天器的高动态性使扩频信号引入了高Doppler频移,给捕获造成了巨大困难。针对如此之大的Doppler频移,提出了一种新的捕获方案,即基于FFT算法实现对Doppler频移进行一定程度的补偿,将沿码相位-Doppler频率的二维搜索简化为沿码相位的一维搜索;重点分析了深空通信环境中高速长PN码的捕获性能。理论分析和仿真结果表明,该方法大大缩短了捕获时间,是一种性能优良的伪码捕获方法。

基于FFT的GLONASS中频信号快速捕获算法

为了提高GLONASS中频信号的捕获速度,根据GLONASS信号捕获的特点,引入离散傅里叶变换进行相关运算,实现并行捕获。实验利用实际采集的GLONASS中频数据,将传统的串行捕获算法与基于FFT的快速捕获算法在Mat-lab上进行了对比。实验结果表明,基于FFT的快速捕获算法大大提高了运算速度,减少了捕获时间,捕获方法也得到改进。