变电站并联型直流蓄电池全容量核容方法研究

在变电站的直流电源系统中,传统的蓄电池核容维护放电方法需要在离线条件下进行,影响变电站设备安全运行。通过研究并联型直流供电系统自动在线核容控制策略,针对大功率并联型直流供电系统提出了蓄电池自动在线全容量核容方法,其中的并联型蓄电池控制模块可以在对蓄电池完成在线核容维护放电工作的同时,保证直流电源系统中的蓄电池不脱离母线。通过Simulink仿真软件搭建电路与控制模块的仿真模型,验证了核容方法的有效性。本研究可为变电站蓄电池的自动在线全容量核容提供参考。

高速通信系统中并行CRC计算及电路实现

针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。

一种红外成像导引头探测视场实时扩展算法

由于红外探测器灵敏阈相对较低的特点,红外探测体制的导引头多用于末端防空领域,或者与其他制导模式相组合完成打击任务。惯导红外复合制导是近几年在国内外流行的制导模式,低目标指示精度下的红外交班是复合制导体制一项重要的关键技术,框架扫描与视场实时拼接技术可以有效完成低目标指示精度下的红外交班。本文根据小口径两轴框架位标器特点,设计了框架闭环扫描搜索算法。同时分别提出了基于位标器惯性信息和图像特征信息的图像实时拼接方法,并针对惯性信息拼接积累误差大和图像特征拼接不适用于极端复杂场景和极端简单场景的缺点,设计了将惯性信息与图像特征偏移信息相融合的图像拼接方法,最后通过仿真验证了该方法不仅可以有效消除积累误差,在极端特殊场景下也可以达到品质较好的图像拼接效果,获得了更大的红外探测视场。

AN ANALYSIS OF AND APPROACH TO THE METHOD FOR TESTING THE PARALLELISM OF SAW GUIDE MOTION LOCUS AGAINST THE BLADE

The parallelism of saw guide motion locus against the blade is one of the main iterns in the testing of the geometric precision of the whole woodworking band saxving-machine. It reflects the making and mounting precisions of the sawguide device,having a direct effect on the working performance. the saw timber quality. and the safety (nature) of the woodworking band sawing-machine, so it is of great importance in the testing process of the band sawing-machine assembly and their going out of the plant.

光电非规则壳体包络成形驱动系统设计

为加工制造符合工程实际的复杂光电系统非规则壳体,基于Stewart并联机构设计一款光电壳体多自由度包络成形驱动系统。首先提出驱动系统的主要技术要求,然后阐述驱动系统的组成及工作原理,随后选取滚珠丝杆作为驱动系统的直线运动机构以满足系统功能要求,根据技术指标对其进行设计计算,并分别对丝杆和螺母进行设计选型,再选型一款合适的电机对滚珠丝杆进行驱动,最后对设计结果进行分析并与技术指标进行对照。结果表明,所设计的多自由度包络成形驱动系统满足高速、稳定、低延时的技术要求,具有生产制造装配的可实现性。

通用并行CRC计算方法及FPGA实现

循环冗余校验(CRC)码是诸多信道编码方式中最常用的一种编码,也是一种检错概率高且容易硬件实现的检错码,因检错能力强、容易实现而得到广泛应用。首先,本文介绍了循环冗余校验的算法原理,分析了CRC校验码的具体运算过程;其次,本文在原算法的基础上提出一种高速并行CRC算法,并以CRC-CCITT为例,推导出8位并行运算的CRC-CCITT逻辑关系式;最后,本文根据推导的8位并行运算的逻辑关系式,描述了8位并行的CRC-CCITT硬件实现电路。将该算法与现有的查找表法的性能进行分析比较发现,该算法具有节省逻辑资源、运行速度快等特点。

面向E量级超算的并行循环压缩浮点乘加校验结构

E量级超算面临超十亿浮点融合乘加(Fused Multiply-Add,FMA)部件同时运行的严峻挑战,单个FMA检错率的少量变化可引起系统可用性的较大变动.E级超算核心的高运行频率、实时校验需求对校验逻辑时序提出了更高的要求.同时,E级超算需要控制系统规模,同芯片面积下集成的核心数目更多,片上资源较为紧张.因此,FMA校验设计需要在保证错误检测能力的前提下,对校验逻辑的时序、面积开销进行控制.本文提出了并行循环4:2压缩结构.余数系统模数增大后,并行循环4:2压缩结构能在降低余数生成逻辑的时序、面积开销的同时,提升余数系统的检错能力.本文还对余数域中的FMA尾数运算进行研究,提出了取反符号扩展操作、乘法尾数、加法尾数的余数域加速变换.实验结果表明,本文提出的并行循环4:2混合压缩余数生成逻辑较模加器树余数生成逻辑、CSA(Carry Saved Adder) 3:2压缩余数生成逻辑分别最多可取得19.64%、6.75%的时序优化和71%、18.18%的面积优化.基于并行循环4:2压缩树的模63余数校验在面积开销、检错率、系统可用性上均优于IBM采用的模15浮点FMA校验设计,面积开销、检错率优化效果分别能达到67.61%、5%,系统可用性优化最多可达49.6%.

一种通用多通道并行CRC计算及其实现

对循环冗余校验码(CRC)现有计算方法存在的问题,提出一种有多个计算器同时计算的通用多通道并行CRC计算新方法,证明了该算法及相关定理,并用实例验证了算法正确性。研究不同参数下该算法软件计算的性能,并实现了高达26Gbit/s硬件CRC计算。分析表明该算法可大幅度提高软硬件计算速度,通过合理选择有关参数能提高CRC计算性价比,在10G以太网和40GSDH等未来高速网络中有较大的应用价值。

基于事件图的离散事件仿真模型并行检验方法

非形式化仿真模型验证方法易受主观因素的影响且具有不完备性,而传统的形式化模型检验方法由于受到状态空间爆炸问题的影响,很难处理大规模的仿真模型.并行模型检验方法以其完备性、高效性已经在工业界中得到了成功的应用,但是由于涉及到形式化规约、逻辑学以及并行计算等多项技术,应用难度较大.针对上述问题,提出了基于事件图的离散事件仿真模型并行检验方法.该方法首先对事件图在模型同步方面进行了扩展,给出了扩展事件图的形式化定义、语法及语义;然后将扩展事件图模型转换到分布并行验证环境的DVE模型,成功地将并行模型检验方法应用于仿真模型验证领域.该方法使得仿真人员无须学习新的形式化验证语言就能采用并行模型检验方法对仿真模型进行形式化验证,可降低模型并行验证的难度,从而有效提高模型验证的效率和完备性.实验结果表明了该方法的有效性,有利于扩展并行模型检验方法在仿真领域中的应用.

基于Nand Flash的BCH校验方法设计与实现

针对传统汉明码ECC校验方法纠错能力差的特点,结合Nand Flash闪存内部组织结构,提出一种(4200,4096,8)的BCH码ECC校验方法。该方法采用并行编码方式,且对占用逻辑资源最多的译码器部分采用并行流水线分块译码,极大的提升了编译码效率。以FPGA为验证平台,通过大量数据读写表明,该方法大大提高了存储可靠性,为目前大容量存储提供了参考,具有较高的实用价值。

CRC编码的并行算法与软件实现

循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在众多的通信协议中得到广泛的应用。这里简要介绍了CRC编码算法的基本原理,在串行CRC编码基础上详细推导了CRC编码的并行计算原理,给出了该算法详细的软件实现过程,通过仿真验证了该算法的正确性和可行性,CRC并行算法大大提高了编码速率。

基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。

基于集群计算机的保护定值在线校核

采用分布式计算技术,研究并实现了基于集群计算机的保护定值在线校核并行计算方法。首先分析了保护定值校核计算的计算量和计算特点,接着对可能采用的并行计算方法进行比较,最后选择了基于电网分块的并行计算方法。采用协调机加计算子机的计算模式,在协调机上执行分块算法,通过基于主导节点的图划分方法把电网分成几块,每台计算子机只校核1块电网内的保护定值,最后由协调机收集汇总计算结果。现场应用证明,该并行计算方法正确、有效。

稠油水平井平行双管注汽井筒参数计算模型

考虑到传统单管蒸汽注入模型的局限性,利用热传递理论,建立平行双管稠油水平井的井筒参数计算模型以及蒸汽回流模型,并采用节点分析方法进行求解。采用蒸汽回流模型对水平段封隔器的封隔情况进行了模拟,从而对稠油双管注汽水平井的实际验封过程进行分析。结果表明:与传统的单管蒸汽注入方式相比,平行双管注汽具有明显的优势,与单管注蒸汽过程相比,双管注汽可以提高注汽井井底蒸汽干度0.1以上。平行双管注汽的井筒沿程蒸汽参数与双注汽管的注汽方式、注汽参数以及管柱尺寸等有较大关系,井口蒸汽干度与注汽速率对井筒热损失程度影响较大;双管注汽的井筒蒸汽干度主要损失于水平段,主注汽管水平段管柱的尺寸应尽可能的小。

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.

圆梁山隧道进口端平导PDK354+ 255～+ 275溶洞段施工技术

圆梁山隧道是渝怀线上的最长隧道 ,该隧道穿越高压富水区 ,施工难度极大 ,被誉为“国内隧道设计、施工禁区工程”。本文系统地介绍了该隧道 PDK35 4 +2 5 5～ +2 75溶洞段的地质超前预测预报、超前注浆加固及支护、注浆效果的检查评定及施工过程 ,为今后类似工程的设计。

并联机床许用工作空间的校核

并联机床许用工作空间的校核是通过程序判别并联机床在加工过程中是否会发生干涉,保证并联机床安全加工。以BJ-04-02(A)交叉杆型并联机床为研究对象,在杆长计算的基础上,给出并联机床许用工作空间的杆长、动铰链转角和杆间距的限制条件,用逐点校核法进行并联机床许用工作空间的校核计算,给出并联机床许用工作空间的校核计算流程,并进行了试验验证。研究表明,满足并联机床许用工作空间的杆长、动铰链转角和杆间距限制条件的刀位数据,在并联机床加工中不发生干涉。

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在QuartusⅡ9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性:校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。

基于矩阵相似变换的并行流水线CRC实现

研究了通用并行化循环冗余校验（CRC）编码结构,分析了限制编码速度提高的主要原因,根据多项式理论推导了并行CRC编码的一般化方法.在此基础上,根据线性代数中的有理标准型理论对编码结构中的反馈运算矩阵进行相似变换,提出了CRC编码的高速流水线并行结构,并设计实现了多种不同并行度下的CRC编码器.设计结果表明,高速流水线并行CRC编码器结构相对于其他结构具有最优的编码速度和最优的时序特性,可以满足高速数据完整性校验的需求.