基于ACEX1K30的HIRFL-CSRe高精度线性插值异步FIFO

本设计实现了HIRFL-CSRe同步系统控制器DSP插件内的FPGA中的FIFO(First in first out)功能,数据入口是16位DSP总线,数据出口是16位DAC总线。其核心机制采用双缓冲"乒乓操作",并在FPGA内完成一次线性插值。程序采用VHDL硬件描述语言在Altera公司的现场可编程逻辑器件ACEX1K30上实现。FIFO实现机制完全自行设计,解决了传统异步FIFO由于读写时钟异步造成的空/满标志难以准确给出及数据输出时间不能精确保证的难题,满足了HIRFL-CSRe对于输出数据不间断(每微秒一个)的要求,并由于在FPGA内实现了一次线性插值,从而把从DSP中接收到的已插值数据量增加了一倍,在宏观上降低了DSP的数据运算量。模块经现场工作证实FIFO数据输出时间误差控制在40ns内,达到设计要求。

基于ATmega8515的USB-CAN适配器的实现

该文通过分析目前PC机和CAN总线之间通信的"瓶颈"问题,从通信的实际效率角度出发,设计了基于微控制器ATmega8515的通用串口总线到控制器局域网总线的适配器.详细介绍了ATmega8515、USBN9603、SJA1000的性能特点及其在USB CAN适配器电路中的作用;重点论述了乒乓缓存法在适配器的固件编程上的运用;并介绍了适配器驱动程序的编程和实际应用情况.

基于ADSP-BF561的H.264编解码器实现与优化

在ADI公司的ADSP-BF561多媒体芯片上完成了H.264编解码标准的实现。首先简要介绍了H.264标准的技术特点和ADSP-BF561平台及其编解码库,然后再结合该结构详细的阐述了一系列的设计和优化策略,编解码器在达到实时通信的要求上进一步提高性能。最后针对不同环境的图像系列对系统性能和资源消耗进行了测试。

基于整型提升小波变换的图像处理及DSP实现

针对数字信号处理器(DSP)的并行特性,提出了一种二维整型提升小波的并行体系结构。该结构采用乒乓缓存策略,使得数据的传输和小波变换能够同时进行;用基于行的列变换方法使得列变换只需少量行变换结果就能进行列变换;用移位操作代替乘法操作,大大减少了算法的运算量。整个结构采用流水线设计,提高了硬件资源的利用率和降低了算法的中间存储量,实现了图像的实时小波变换。实验证明,该算法与原算法相比,速度提高了15倍,达到了每秒85帧;重构图像的峰值信噪比(PSNR)虽然比离散小波变换要低一些,但仍达到了42 dB以上,因此该算法具有广阔的应用前景。

NSRL电子储存环新RFKO系统

介绍了合肥国家同步辐射室 ( NSRL )最新研制的电子储存环高频剔除 ( RFKO)系统的原理、结构和实验结果。利用 RFKO系统能够对 NSRL电子储存环的填充模式进行远程数控调节 。

基于DSP和ADS8509的煤矸石振动信号实时采集

以实际项目研究为背景,介绍了一种基于新型串行A/D转换芯片ADS8509与DSP的振动信号采集方案。ADS8509输出数据采用与SPI总线协议兼容的工作模式,能与DSP的片上外设McBSP串口直接相连,避免了并行总线冲突。采用DMA和乒乓缓冲机制实现McBSP与内存之间的数据块传输。现场测试表明,该方案实现了高速振动信号采集与传输,运行稳定可靠,具备较强通用性。

基于FPGA和USB接口的内燃机数据采集系统设计

针对传统内燃机数据采集系统采用ISA、PCI卡插卡等固定方式对内燃机工作过程进行数据采集和分析,提出一种即插即用便携式的内燃机测量系统。系统使用FPGA作为主控芯片,实现对A/D转换芯片的控制,双SRAM构成乒乓缓存器的控制以及对USB芯片读写控制。通过USB驱动程序和VB6.0实现上位机数据处理与储存的功能。

基于DDR2SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。

嵌入式Linux系统下音频驱动程序的设计

设计实现了嵌入式Linux系统下的音频驱动程序,该驱动程序采用多通道DMA传输以及乒乓缓冲区的传输模式,支持音频的播放和录音功能。同时,该驱动程序能够根据采样频率自动调整缓冲区的大小和数量,从而提高了音频处理的实时性能。

一种多路车载信息传感器数据的传输设计

为实时接收和记录多路车载信息传感器的数据,设计了以C8051F060单片机为核心控制器,TJA1050为外围CAN驱动器的多路CAN总线数据(包括温度、湿度、压力)接收电路,并通过SPI接口将数据传输到上位机;在程序设计上,给出了在开辟二级缓存下的可变长度帧结构的传输设计;测试表明,该设计对10路CAN总线数据以500k的速率进行传输,工作稳定、可靠,数据接收正确,可变长度帧结构编码无误,实现了多路CAN总线数据的接收、编帧和传输。

H.264/AVC编码器在TMS320DM6437上的EDMA优化

分析了基于TMS320DM6437平台的H.264/AVC编码器,对H.264/AVC编码器结构进行了适当的调整,对代码中大数据量搬移部分进行EDMA优化。使编码器的高速缓冲存储器(cache)命中率提高了20%～30%,编码速率提高了3～4f/s(帧/秒)。

高光谱红外成像系统的乒乓缓存设计

通过比较三种常用缓存方式的异同,介绍了高光谱成像系统中一种协调数据传输与处理速度的乒乓缓存结构,讨论了乒乓缓冲结构的运行和控制原理。以高速大容量的SRAM以及高性能FPGA器件为平台,设计了一种适应于高光谱成像数据处理系统的乒乓缓存结构,并进行RTL仿真和板级验证。实验表明,该方案可以高效完成大量实时视频数据的缓冲和处理,有效提高了系统工作效率,且稳定可靠。

基于DSP和FPGA的实时图像压缩系统设计

提出了一种基于高频帧摄像头的高频帧实时图像压缩技术,以此技术为基础,使用TMS320CDM642和EP2C35FPGA相结合,设计了一种高频帧实时图像处理器硬件系统。该系统采用2片SRAM乒乓结构,以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法,实现了100帧/s的压缩速度,系统同时解决了图像压缩中容量和速度的问题,实验了采集和压缩过程的同步进行,大大提高了图像压缩速度。

DSP/BIOS环境下视频图像火焰检测算法实现

针对DSP/BIOS环境下在线视频图像火焰检测算法实现中存在的巨量数据运算和提高CPU利用率之间的矛盾,提出了以TMS320DM642为处理器的视频图像处理硬件系统构建,并在DSP/BIOS下设计了基于任务通信的实时视频图像火焰检测系统。此外,给出了基于颜色和火焰蔓延动态特性的检测规则,利用Ping-pong缓存技术实现了EDMA数据传输和CPU处理的并行操作,大大提高了CPU的利用率。试验结果表明,该算法不仅能有效地提取火焰区域,而且能使单帧图像的处理速度较无缓存技术和缓存技术分别提高60倍和1.55倍。

EDMA传输机制与系统实时性的教学设计

针对研究生课程"实时数字信号处理"教学中存在的难题,本文讨论了增强型直接内存访问(EDMA)传输机制对于系统实时性的影响,提出了一种基于乒乓双缓存的数据流结构。为方便开展课堂教学,本文以DSK6416硬件实验板为平台,提出了一种系统实时性定量测量方法,通过测量结果给出了满足实时性的最佳参数组合,有效弥补了理论教学在阐述EDMA机制流程方面的不足。

DRA音频解码算法及其DSP实现

在研究DRA多声道数字音频解码算法的基础上,设计了基于飞思卡尔公司DSPB56367的DRA多声道数字音频解码器,给出了软硬件设计方案并讨论了其关键技术。音频主观听音测试结果表明:所设计的解码器在128 kbit/s的立体声音质总体优于4.7分,在384 kbit/s的5.1环绕声音质总体优于4.5分,达到了实际应用的需求。

EDMA数据传输方式在视频图像处理系统中的应用

为解决视频图像处理系统中图像数据量大且对实时性要求高的问题,设计以TMS320C6713为核心的实时视频图像处理系统,利用EDMA控制器实现图像数据的高速传输。着重阐述了EDMA的实现方法及其软件的设计,采用乒乓缓冲技术协调数据搬移与CPU数据处理的节奏,从而满足了视频图像处理系统的高速实时性要求。

无人机载数据记录仪软件的实时性分析与优化

为了给飞行安全、维护管理以及训练提供重要数据保障,设计了无人机载数据记录仪,对该记录仪软件的实时性进行了研究。对影响数据记录仪软件实时性的因素进行分析,根据所需记录数据的帧长度及中断频率得到数据记录仪对中断响应延时的要求;利用软件设置GPO(General Purpose Output)翻转,结合示波器测得存储单元在不同寻址方式下的响应时间延时;再根据寻址响应延时及乒乓缓存深度关系得到最优记录模式。通过搭建测试平台对优化前后的数据记录仪软件进行测试。结果表明,优化后的数据记录仪最短中断响应时间间隔为56μs。该数据记录仪能实时记录所有中断源数据,丢帧率为0,满足无人机对数据记录仪的高实时性要求。

大容量音频实时录放系统的设计研究

为满足大容量实时录放音频需求,同时保证音质和信息完整性,设计了基于DSP、音频编解码芯片、存储介质SD卡的大容量音频实时录放系统软硬件方案。通过通用IO口模拟SPI协议实现了无集成SPI接口环境下的SD卡实时读写,解决了系统的大容量问题。重点在详细测试分析单缓冲录放方案的基础上,提出采用乒乓缓冲和定时中断技术解决音频录放实时性问题。实际测试表明,由该方案形成的系统录放音质良好,实时性高,能够满足大容量存储应用需求。

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP+FPGA信号处理平台,简述了TMS320C64XDSP的硬件结构,重点介绍直接存储器访问(EDMA)的硬件结构和配置方法。数据经现场可编程门阵列(Field-Programmable Gate Array,FPGA)及DSP外部存储器接口(EMIF)由EDMA传输到数字信号处理器(DSP)片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。