推断与推测技术在现代高性能微处理器设计中的应用研究

在现代高性能微处理器设计中 ,推断和推测成为开发指令级并行性ILP(InstructionLevelPara llelism)的两种重要技术途径 .推断的目的是打破程序间固有的控制流程 ,将控制相关转变为数据相关 ,使指令级并行性识别从一个基本块扩大为一个超块 .推测执行是为打破分支或访存引起的相关问题而进行的操作 ,进一步分为控制推测和数据推测 .控制推测的目的是打破分支和其他操作间的相关性 ,进而由编译器在一个超块内识别并行性 ,减小控制相关的高度 .数据推测则是消去访存相关 ,提高指令级并行度 .该文首先对推断和推测本身进行分析 ,然后在此基础上进一步将推断、推测技术相结合 ,并应用于高性能媒体处理器的设计中 .性能评价和比较结果显示 ,两种技术相结合将比任何一种技术都更加行之有效 .

开发指令并行性的分支控制技术

提高指令级并行性是现代计算机追求的目标之一，控制分支则为挖掘指令级并行提出了挑战性问题。为开发指令级并行性，现代计算机采用了两种分支控制技术即投机执行技术和判定执行技术。文章就这两种技术的实现进行了系统分析，并以Ｍｅｒｃｅｄ芯片的实现为例进行了说明。

基于指令并行性的VLIW的控制流

该文简要分析了影响VLIW指令级并行性发挥的控制相关问题,提出了相应的解决方法。

IA-64二进制翻译中优化代码消除技术

IA-64架构为获得高性能支持许多先进体系结构的特性,例如显式指令级并行,指令判定执行,以及投机装入等,这些特性对编译器是可见的,但是为了充分利用这些体系结构的特性,编译器优化往往将程序的代码进行深度重构,使得从优化后的可执行代码中很难恢复源程序逻辑。本文提出了在IA-64二进制翻译中应用优化代码消除技术,提高翻译效率和生成目标机代码的质量。

64位CPU构架的研究

文章研究了６４位ＣＰＵ的显式并行指令计算（ＥＰＩＣ）构架，详细分析了ＥＰＩＣ的核心内容———指令级并行化（ＩＬＰ）所采用的关键技术，总结了ＣＰＵ构架演变的几个重要规律。

推断和预测技术在GCC中的实现

在现代微处理器设计中,推断和预测成为开发指令级并行性ILP(Instruction-Level Parallelism)的两种重要技术途径。通过移植GCC可以开发出运行在不同系统平台的高效快速的编译系统。分析了GCC对编译优化的支持,总结了推断和预测在GCC移植过程中的实现方案。

指令调度中推断和推测技术的研究

编译器提高程序并行性的主要障碍是:频繁的控制转移和模棱两可的内存访问。推断和推测是vliw处理器体系结构的新特点,为了消除分支或访存对指令级并行性识别的影响。指令调度是编译器挖掘程序指令级并行性的关键技术之一,本文论述了如何在指令调度中有效地利用推断和推测技术,提高程序的性能。