基于STR的两级差分的高精度低功耗TDC

随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台,提出了一种以游标自定时环(vernier self timing ring,VSTR)代替直接计数法的粗测结构,和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合,设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。

高分辨率时间数字转换电路的PLD实现

高分辨率时间数字转换系统(TDC)采用环形延时门单元(RGDS)高分辨率系统,在可编程器件(PLD)上实现,解决了延时门的综合、延时时间的离散性等问题。由于设计、实现和集成电路工艺无关,所以可以方便地移植到其他系统和PLD芯片中。本设计在Altera公司的CPLD芯片上的仿真测试表明,时间分辨率最高可达3.5ns。本实验通过了时序仿真和硬件测试。

一种基于环振的高精度时间测量芯片设计实现

高精度时间测量技术在空间探索、高能物理以及速度、流量、距离等多种测量领域有广泛用途,实现这种功能的电路被称为时间数字转换器(Time-to-Digital Converter,TDC)。分析了高精度时间测量的不同类型实现原理和技术,在此基础上介绍了一种基于环形振荡器(环振)的TDC芯片设计。该芯片采用0.18μm 1P5M CMOS工艺流片加工,测试结果表明其测量分辨率达到52 ps,可以用于流量、温度、距离等多种测量领域。

IR压降实时多点检测的两种方法

介绍了游标时数转换器(TDC)和循环时数转换器这两种用于实时多点检测电源网络IR压降的方案。游标TDC方案采用精调粗调结合的思想,在继承传统时数转换器方案高精度、单周期响应优点的基础上,对面积进行了优化。循环TDC方案采用倍频的思想,在继承单周期响应的环振(RO)方案小面积优点的基础上,对精度进行了优化。电路分别基于SMIC 28 nm高介电常数金属栅(HKMG)工艺进行仿真。仿真结果表明,与TDC方案相比,游标TDC方案在维持13.5 m V/bit高精度和单周期响应优点的同时,面积仅为163.75μm^2,减小了29%;而与同为单周期响应的环振方案相比,循环TDC方案维持92.25μm^2小面积优点的同时,精度达到40.5 m V/bit,提高了54%。

一种使用时间斜移整形技术的ΔΣ时间数字转换器

本文提出了一种使用门控环形振荡器及时间斜移整形技术的2-0级联结构的ΔΣ型TDC.该TDC使用了一个环形DTC和基于时间寄存器的时域加法器,DTC通过与GRO-TDC共享量化器从而无需校准并且降低了功耗.通过将GRO量化器的输出分割为MSB和LSB部分,环形DTC的精度要求被进一步降低.利用该时间斜移整形技术,GRO的时间斜移误差被一阶整形,同时死区效应被解决.与此同时,实现了量化噪声的二阶整形.该项技术易于在宽带和低功耗方面得到应用.

μXL集散控制系统在环型回火炉中应用

介绍环型回火炉加热控制系统构成以及与之对应的系统硬件配置，并说明软件实现的主要功能和特点．