高分辨率时间数字转换电路的PLD实现

高分辨率时间数字转换系统(TDC)采用环形延时门单元(RGDS)高分辨率系统,在可编程器件(PLD)上实现,解决了延时门的综合、延时时间的离散性等问题。由于设计、实现和集成电路工艺无关,所以可以方便地移植到其他系统和PLD芯片中。本设计在Altera公司的CPLD芯片上的仿真测试表明,时间分辨率最高可达3.5ns。本实验通过了时序仿真和硬件测试。