基于FPGA的应力应变测试系统设计

在某些应变测试系统中,既要求体积小,功耗低,还要求实现实时显示,这样系统就必须具有较高的数据传输速度和更加灵活的通道选择及采样方式,本文介绍了用FPGA硬件实现上述要求的方法.用FPGA来实现主控逻辑模块.FPGA经过一系列的逻辑和时钟运算,按照用户的设置要求将命令逻辑解串并发送到单片机及模拟电路.单片机采集到的数据保存到FPGA内部的FIFO里,当达到FIFO余度值时,计算机取走采集到的数据进行显示和存储.实验结果表明,系统工作稳定,控制方便,能得到可靠的实验数据.