一种用于自稳零放大器的伪随机信号发生器

提出了一种用于自稳零运算放大器的伪随机信号发生器电路.该电路结合了线性反馈移位寄存器和多级计数器,实现了输出信号的频率在一定范围内随机变化的功能.利用7级线性反馈移位寄存器生成的7位伪随机码对多级计数器进行置位,计数器以置位后的状态开始计数.当计数器计满时,输出信号跳变一次.同时,线性反馈移位寄存器生成新的伪随机码对计数器电路进行重新置位,计数器再重新计数.最终产生频率在一定范围内随机变化的输出信号.该输出信号作为自稳零放大器失调校准电路的开关时序信号,使自稳零运放的失调电压校准电路(开关电容结构)的开关动作具有随机化特征,产生的开关毛刺类似随机噪声,改善了自稳零放大器失调电压的校准效果.该伪随机信号发生器电路采用0.5μm CMOS工艺实现.仿真结果表明,该信号发生器电路实现产生的输出信号的频率在2kHz到4kHz范围内随机变化.将其用于自稳零运算放大器的失调电压校准中,自稳零运放输出信号中的谐波显著降低.

规则序列与奇异非线性移存器——求解快速自启动反馈函数

本文提出由非线性移存器产生规则序列的问题 ,它的用途之一是可以用来取代移位计数器传统的逻辑设计。研究表明 ,求解快速自启动产生规则序列这一问题其实质就是要寻找一个或一批奇异非线性移存器 ,且使它或它们的状态图仅有一个带若干短枝的圈。文中用状态转移变换的方法证明了一批快速自启动产生规则序列的奇异非线性移存器。

能自启动的移位型计数器的新设计

本文分析了移位型计数器不能自启动的原因 ,在此基础上提出了基于多码状态分配的能自启动的移位型计数器的设计方法 .该方法避免了二次设计 ,具有设计简捷及电路较为简单等优点 .

多值移位型计数器设计

分析和讨论了基于全状态图的多值移位型计数器的设计方法,指出了当将该方法用于更多值的移位型计数器的设计时,将变得非常复杂,失去了直观性和方便性的特点.提出了多值全状态表及基于全状态表的多值移位型计数器设计方法.此方法能解决上述问题,并给出了二变量四值移位型计数器的设计实例.

基于FPGA的并串转换电路硬件实现

并串转换电路在通信接口中具有广泛的应用,可编程逻辑阵列由于具备灵活、可重构等特点非常适应于并串转换硬件电路的实现。为了解决硬件电路结构中资源与性能的矛盾,分析比较了移位寄存器、计数器与组合逻辑条件判定三种不同的并串转换硬件电路结构,并通过设计仿真对其进行了功能验证和性能评估。实验结果表明采用移位寄存器的实现方法具有最优的速度性能,采用计数器的实现方法具有最优的性价比,采用组合逻辑条件判定的实现方法具有最少的寄存器资源消耗,可根据实际应用需求合理选择并串转换硬件电路实现方式。

反馈式ECL记忆门的记忆性能和移位计数器

经过数学论证表明,改进反馈式ECL(MFECL)门可在二个状态中任一态保持稳定,所以认为MFECL门就是一种ECL记忆门或D锁存器.提出了一种由两个ECL记忆门组成的ECL主从D触发器.在上述理论基础上,利用此主从D触发器设计出5进制移位型计数器.经过计算机模拟上述电路,验证了理论和电路的正确性.

序列生成式全状态移位计数器研究与设计

由于传统移位计数器状态利用不足 ,本文提出全状态移位计数器。通过分析移位计数器状态转换特点 ,得到全状态移位计数器状态转换规律。根据这种转换规律 ,总结了反馈序列的构成 ,给出了反馈序列算法以及从反馈序列求反馈函数的方法 。

移位计数器在彩灯驱动电路中钟摆控制的实现与仿真

双向移位寄存器74LS194是一种中规模集成电路,可构成移位寄存器型计数器.本文介绍了74LS194的功能,以及由两片74LS194级联构成的双向环形移位计数器的电路结构和输出状态;用双向环形移位计数器、方向控制电路四位二进制计数器74LS161、D触发器和集成逻辑门电路设计实现了彩灯驱动电路中的钟摆控制功能,并通过软件对其进行仿真,仿真结果显示电路设计达到钟摆控制的要求.

全状态移位型计数器

针对移位型计数器存在状态利用不足这一问题提出了全状态移位计数器从四位扭环移位计数器状态图中两个有效循环出发分析了四位全状态移位计数器的设计通过讨论拆环链合形成具有移位转换规律的完全状态图得到四位全状态移位计数器反馈函数卡诺图以及反馈函数表达式并给出了任意位全状态移位计数器反馈函数一般表达式

约束输入精简的多扫描链BIST方案

运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流.

基于Multisim的移位寄存器型彩灯控制电路设计与仿真

介绍了以Multisim仿真软件为平台设计移位寄存器型彩灯控制电路,对电路的设计原理、构成方法做了详细的介绍,使用虚拟仪器、虚拟元件完成单元电路及总体电路系统的设计与仿真。所述方法的创新点是电路的Multisim仿真与硬件设计互补,将电子电路的硬件设计方式向多元化方式转移,利于培养知识综合、知识应用、知识迁移的能力,提高了电路设计效率。

按规则序列设计的移位型计数器

本文介绍一种按规则序列设计的移位型计数器。此类计数器设计方便 ,电路简单 ,译码电路简单 。

环形移位计数器在彩灯控制电路中的应用

双向移位寄存器是一种中规模集成电路,可构成移位寄存器型计数器。文中介绍了双向移位寄存器的功能,以及由其构成的环形移位计数器的电路结构和输出状态。设计并论述了由环形移位计数器控制的单灯单向和双灯反向两种彩灯控制电路,说明对于较简单的彩灯控制要求,可以实现结构简单、稳定可靠、经济适用的控制电路。

三值移位寄存器与三值环形计数器

本文利用三值D型触发器和三值置态型触发器,提出了对三值移位寄存器和三值环形计数器的电路设计.讨论表明所设计的电路在结构和功能上与二值电路均有很好的对应关系,同时还揭示了三值环形计数器的各种结构与三值变量的极性变换有关.

移位寄存器在实验中的应用

移位寄存器是用来寄存二进制数字信息,并能将存储的信息移位的时序逻辑电路。在数字通信中移位寄存器应用极其广泛。该文通过具体电路分析了利用移位寄存器等集成器件构成的实际电路,阐明了在实验中所能达到的教学目的。

大面积气体闪烁正比计数器的研制及性能测试

本工作建立了一套有效探测面积大于300cm^2的气体闪烁正比计数器系统,并利用波长转换材料实现了普通光电倍增管对光信号的收集。对该系统进行了系列性能测试,测试结果表明,探测器对^(109) Cd22.6keV X射线具有7.5%的能量分辨率,点源距探测器3.2cm时达到12.4%的探测效率。本工作的研究成果将为核污染场所低能X、γ放射性样品测量及超铀核素人体内照射污染测量等提供一种有力手段。

一种基于FPGA的分频器的设计

文章设计了一种利用移位型计数器进行设计的分频器,并且可以通过改变反馈网络来控制分频系数或寄存器个数实现任意整数分频。通过VHDL硬件描述语言设计,在QuartusⅡ软件下进行功能仿真,测试结果证明了该设计的可行性。

基于FPGA的提高延时精度和范围的方法

为了提高延时的精度和范围，解决两者之间的矛盾，本文提出了一种利用不同时钟之间的相位关系提高延时精度的方法。该方法首先利用FPGA中锁相环将同一参考时钟进行移相形成具有不同相位信息的一组时钟，然后将这些具有不同相位关系的时钟作为一种特殊的Gray码计数器的输入来实现延时的精细计数，然后通过采用粗延时和精延时相结合的方法增加了延时的范围。本文最后用FPGA对该方法进行了实现，实验结果表明该方法具有在时钟频率一定的前提下，有效提高延时精度和范围的特点，有效的解决了延时精度和范围的矛盾。

并行折叠计数器的BIST方案

本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程.

基于次态卡诺图的移位寄存器型计数器的自启动设计

分析了移位寄存器型计数器工作时的状态转换过程,提出了移位寄存器型计数器的设计可在保持右移移位寄存器内部结构不变的基础上,只求解第1位触发器激励函数的设计方法.分析了触发器次态函数与激励函数的关系,提出了在次态函数卡诺图上进行激励函数最小化求解与检查无效状态所赋次态值及逻辑修改同步进行的移位寄存器型计数器自启动设计方法.