3～5GHz超宽带并联负反馈低噪声放大器的设计

设计了一种用于3～5 GHz MB-OFDM超宽带接收机射频前端的CMOS低噪声放大器(LNA)。分析了RC电阻反馈式低噪声放大器的结构,针对其存在的噪声大、增益低等问题,提出一种改进电路结构;增加了一个源极电感,以克服上述电路的不足。采用TSMC 0.18μm RFCMOS工艺,进行设计和仿真。仿真结果表明:改进结构在保证良好的输入输出匹配和较好线性度的前提下,提高了电路的噪声性能,在整个频带范围内,噪声系数小于1.9 dB;同时,增益也达到11 dB左右。

3～10GHz平坦增益超宽带CMOSLNA设计

提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器（LNA）。在3～10GHz的工作频段范围内，采用电阻并联反馈和7c型匹配网络结构，实现宽带输入匹配，并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术，实现平坦的高频增益及噪声的有效抑制。采用源极电感（L8）负反馈及晶体管M3构成的源极跟随器，提高电路的线性度和输出匹配。基于TSMC0．18μmRFCMOS工艺库，采用CadenceSpectreRF，对LNA原理图和版图进行仿真。仿真结果显示，该LNA的S11和S22均小于-10dB，S12小于-32dB，S21为11．38±0．36dB，噪声系数为3．37±0．2dB，P1dB和IIP3分别为-9．41dBm和-2．7dBm。设计的I。NA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。

一种具有0.5dB噪声系数的450～470MHz单片集成LNA

基于0．5μm赝配高电子迁移率晶体管（pHEMT）工艺，设计制造了一款工作于450-470MHz频段的单片集成低噪声放大器（LNA），该LNA采用阻容负反馈的方式实现输入阻抗匹配，减小了无源元件占有的芯片面积，达到了单片集成的目的，同时降低了使用成本,测试结果表明，该单片集成LNA具有40dB左右的增益和约0．5dB的噪声系数，其低噪声性能十分优秀，这得益于pHEMT管不引入高损耗的片上电感所带来的好处及其本身优异的低噪声特性．

采用噪声消除技术的3～5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器。该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数。低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm。采用1.8 V电源供电,电路总功耗约为20.5 mW。

基于有源电阻反馈和分流支路的新型有源电感

针对传统有源电感等效电感值低、品质因数(Q)低、频带窄的缺点,在传统共源共栅有源电感的基础上,提出了具有有源电阻反馈和分流支路的改进型有源电感电路,给出了其等效电路模型及各等效参数的表达式。基于Jazz 0.35μm SiGe BiCMOS工艺,利用安捷伦ADS仿真工具,对有源电感电路进行仿真验证。结果表明,在0～7.7GHz频段内,等效电感值在5.67～43nH范围内变化。在4.5～6.7GHz频段内,Q值大于20,且在5.7GHz时达到最大值2 757。改变有源电感的偏置条件,可获得不同的有源电感性能,可以很好地满足射频电路对电感的高Q值、大电感值、可调谐、小面积的需求。

一种新型低噪声放大器的结构分析与设计

将差分输出、套筒式共源共栅、并联负反馈缓冲级相结合,应用到低噪声放大器,设计出一种新型的低噪声运算放大器。给出了用SMIC 0.35μm工艺模型完成电路设计的过程;测得开环增益为60.7 dB,共模抑制比为107 dB,增益平坦带宽为92.5 kHz,噪声为6.203 nV/sqrt(Hz)。测试结果证明了设计的正确性。

一种新型有源滤波器网侧电流双闭环控制方法

并联型有源电力滤波器(SAPF)网侧电流反馈控制属于闭环控制,其性能优于负载侧电流反馈控制。传统网侧电流反馈控制采用低通滤波器检测谐波电流,动态响应速度慢。为提高有源滤波器的动态响应特性,这里提出一种新型的网侧闭环控制方法,采用基波和谐波电流独立的双闭环控制结构,无需谐波检测环节。结合频率特性分析了新方法在暂态响应、稳定性和控制精度等方面的提升作用,为提高模型的精确度,对系统进行离散化设计。通过对比性的样机实验证实了新方法的有效性。

采用网侧电流闭环控制的电能质量综合补偿方法

在各次谐波对应的同步旋转坐标系下,采用比例积分(proportion integration,PI)调节器对网侧各次谐波电流进行分次闭环控制,以有效消除采样精度、控制延时、脉冲宽度调制(pulse width modulation,PWM)死区等对补偿效果造成的影响,实现无静差补偿;在此基础上,针对负载中包含并联电容器时有源电力滤波器的稳定性问题,采用等效系统的方法进行了分析,并基于分次闭环控制提出了简单易行解决方案。数字仿真和物理试验验证了所提控制方法的的有效性。

运放-差分电压并联负反馈放大电路的分析与研究

采用方框图分析法,对由运算放大器与晶体三极管构成的运放-差分电压并联负反馈放大电路进行分析.在理论计算上,直接根据多级放大器增益的计算方法,计算基本放大器的互阻增益,用微变等效电路处理方法得闭环增益,二者满足负反馈放大器中基本关系式.在仿真中,开环、闭环增益结果与理论计算一致,说明计算分析的正确性.

BEPCⅡ横向束流反馈系统条带电极的设计及模拟计算

用高频结构模拟程序HFSS优化设计条带电极kicker并计算了它的反射参数和横向分流阻抗。从模拟得到的反射参数可以看出,在要求的250MHz带宽范围内,反射的功率小于7%,说明了条带与功率传输线是阻抗匹配的;模拟得到的横向分流阻抗与公式计算得到的结果基本上一致。当频率250MHz时,得到了1300Ω的分流阻抗,在此种条件下,需要反馈功率为123W方能抑制束流不稳定性,这为电极的机械设计和在反馈系统中选择功率放大器提供了最基本的依据。

反馈放大电路类型判断教法探讨

着重介绍了如何在《模拟电子技术基础》理论教学中引导学生建立反馈基本概念 ,使学生尽快掌握放大电路各种反馈类型的判断方法 ,为进一步分析反馈电路打下基础。

反馈放大器的快速判断法及几种记忆口决

本文介绍了反馈类型的几种快速判断方法，提出了几 种记忆口决，并作出了解释。

适用于高速闪存的超快无片外电容LDO

提出了一种适用于闪存的瞬态增强的无片外电容低压差线性稳压器（LDO）。该LDO采用了具有超低输出阻抗的缓冲器驱动功率管和高能效基准方法,缓冲器采用并联反馈技术降低输出电阻以增强功率管栅端的摆率。高能效基准电路在静态模式输出小基准电流以减少静态功耗,而在工作模式提供大的基准电流以增加闭环带宽和功率管栅端的摆率。设计的LDO应用于采用70 nm闪存工艺制造的、工作电压为2~3.6 V和存储容量为64 M的闪存中。测试结果表明,该LDO输出的调制电压为1.8 V,最大输出电流为40 m A,在没有负载的条件下仅消耗8.5μA的静态电流,在满载电流变化时,用于闪存时仅有20 ns响应时间且最大输出电压变化仅为72 m V,满足高速闪存的要求。

基于可调有源并联反馈技术的超低功耗宽带低噪声放大器

设计了一款超低功耗宽带低噪声放大器(LNA)。该LNA采用互补电流复用结构,该结构采用共栅级NMOS管和PMOS管作为输入器件。采用有源并联反馈结构以实现输入网络的低功耗,同时反馈级的电流被输入晶体管复用,改善LNA的电流效率。利用衬底偏置方案,对反馈系数进行调节。基于TSMC 0.13μm CMOS工艺技术进行流片,芯片面积为0.007 2mm2。芯片在片测试结果为:在1V电压供电下,消耗了500μA的电流。LNA的3dB带宽为0.1～2.5GHz,增益为9.5～13.6dB,噪声系数低于4.7dB,输入三阶交调截止点为-9.3～-6.8dBm。

基于状态变量反馈的并联型综合电能质量调节器控制方法

分析了仅由1套逆变器构成的并联型综合电能质量调节器的结构特点和控制目标,提出了一种基于状态变量反馈的系统控制方法,通过控制电源电流来间接控制负载电压,很好地解决了常规比例–积分控制时电源和负载间的连接电感所导致的供电电流直流暂态分量不衰减的问题。运用Matlab分别对系统接线性和非线性负载的情况进行仿真,验证了该控制方法的正确性和有效性。

几种反馈类型判别法

首先介绍了反馈的几种基本概念,然后分析了正负反馈的几种判别方法(同点连接判别法,串联同相、并联反相判别法,口诀判别法),接着讨论了电压、电流反馈的判断,串联并联反馈的判断,并对其进行了分析总结。

超宽带CMOS低噪声放大器的设计

设计了一种应用于3．1～5．2GHz频段超宽带系统接收机的差分低噪声放大器，采用前置切比雪夫（Chebyshev）2阶LCladder带通滤波器的并联负反馈结构，详细分析了其输入宽带阻抗匹配特性和噪声特性。仿真基于TSMC0．18μmRFCMOS工艺。结果表明，在全频段，电路功率增益S21为11dB，增益平坦度小于1dB，最小噪声系数为3．5dB，输入输出均良好匹配，在1．8V电源电压下，功耗为14．4mW。

带有阻抗衰减缓冲的高性能LDO的设计

提出了一种带有阻抗衰减缓冲形式的LDO。在缓冲器的设计中,采用动态偏置并联反馈的结构来降低其输出阻抗,进而降低静态电流,提高系统的瞬态响应。通过电流缓冲补偿结构,在环路单位增益带宽内实现了单极点,达到64°的相位裕度。在csmc 0.35μm工艺下进行流片,结果表明,在无负载条件下,LDO具有18μA的静态电流,并能提供200mA的负载电流,在全负载条件下电流转换效率为99.8%,能应用于多种带有锂离子电池的便携式器件中。

一种新型超宽带CMOS低噪声放大器设计

结合电阻并联反馈,利用PCSNIM流程设计了一个用于超宽带(UWB)系统的宽带LNA电路。电阻并联反馈降低了输入电路的Q值,使窄带LNA带宽增加,而对NF的影响很小。用TSMC0.18CMOS工艺进行仿真,结果表明,LNA在3.1￣5.1GHz带宽范围内NF小于2.9dB,输入匹配优于-10.5dB,功率增益为12.9dB,带内波动仅为1dB。在1.8V电源电压下,核心电路功耗为7.5mW。

CMOS 3～5GHz超宽带低噪声放大器的设计

设计了一个应用于超宽带（UWB）系统的3-5 GHz超宽带低噪声放大器.电路由二阶切比雪夫滤波器,电阻并联反馈,两级共源共栅结构,源级跟随器组成.低噪声放大器采用0.18 mCMOS工艺进行设计,利用ADS 2006 A进行仿真.结果表明,低噪声放大器在3-5 GHz带宽范围内噪声系数（NF）小于2dB,功率增益在23.9-24.8 dB之间,输入端口反射系数小于-10dB,输出端口反射系数小于-15dB,IIP3为-11dBm在1.8 V的电源电压下,核心电路功耗为10 mW.