一款28nm电路的同步开关输出噪声的仿真与设计

同步开关输出噪声是影响芯片信号完整性的主要噪声之一,较大的噪声有可能导致数字系统中元件的错误翻转。本文首先简要介绍了同步开关输出噪声的产生及特点,然后通过电路模型仿真,得到了与噪声相关的因素。最后结合实际电路,根据仿真的结果得到了控制同步开关输出噪声的方案。

芯粒互连数据接口中用于噪声消除的弦和信令技术

芯粒(Chiplet)技术可以提升集成芯片良率、降低研发成本并提升效率,因此成为目前的研究热点。不同芯粒之间需要高速数据接口进行互连通信。为提升总带宽密度,芯粒互连多采用单端信号传输数据,因此会受共模噪声、同步开关噪声以及串扰噪声的影响。弦和信令通过对传输数据编解码将单端信号转换为伪差分信号,可以抑制噪声,提高信号传输质量。同时,弦和信令作为一种调制方式,与工艺、架构等无关,工艺移植性良好,因此得到广泛应用。本文对常见的弦和信令进行了回顾,并分析总结了其性能参数,最后对弦和信令的发展进行了展望。

一种抑制封装中电源噪声的新型电磁带隙结构

面向高密度集成系统级封装中同步开关噪声引起的电源完整性问题,设计了一种新型电磁带隙结构。该结构由互补开口谐振环单元结构和类L-bridge型的单元间连桥结构形成,刻蚀缝隙以降低贴片的有效电容,增大连桥长宽比以增加贴片的有效电感。采用电磁全波仿真软件HFSS对所提出结构进行建模与仿真。仿真结果表明,以抑制深度-40 dB为标准,能够达到12.9 GHz的超宽禁带,明显优于常规电磁带隙结构,可以更好地抑制同步开关噪声。

一种适用于高速电路中SSN抑制的紧凑型电磁带隙新结构

该文根据电磁带隙(EBG)结构的带隙形成机理以及共面EBG结构的等效电路,提出了一种适用于高速电路中同步开关噪声(SSN)抑制的紧凑型EBG结构,使用Ansoft HFSS对该结构进行仿真分析。仿真结果表明在抑制深度为-30 dB时,阻带范围为0.6-6.4 GHz,阻带带宽为5.8 GHz,与传统的L-bridge结构相比,阻带带宽增加了1.8 GHz,相对带宽增加了45%,实现了较低的带隙中心频率以及较宽的阻带带宽,并用Ansoft Designer通过时域仿真验证该结构具有较好的信号完整性。

一种抑制SSN的新型宽带平面电磁带隙结构

随着现代高速数字电路的快速发展,同步开关噪声（SSN）问题变得越来越突出。该文提出了一种适用于高速数字电路中抑制同步开关噪声的新型宽带平面电磁带隙（EBG）结构,并用Ansoft HFSS软件对该电磁带隙结构进行数据仿真分析。仿真结果表明,在抑制深度为-30dB时,其阻带范围为0.2~5.6 GHz,与传统的L-bridge型电磁带隙结构比较,阻带下限截止频率下降了500 MHz,阻带带宽增加了1.4GHz,相对带宽增加了38.1%,且能全向抑制同步开关噪声。

一种基于互补环缝谐振器抑制SSN的新方法

针对高速PCB上抑制同步开关噪声(SSN)的问题,提出了一种将互补环缝谐振器(CSRR)刻蚀在电源平面上,抑制电源/地平面间的电场波动噪声传播的方法。采用基于有限元算法的HFSS软件对该结构进行仿真分析,结果表明:与理想参考平面和电磁带隙结构相比,刻蚀了该CSRR结构的电源分配网络具有较好的宽带全向SSN噪声抑制能力,在抑制深度为-40 dB时,其阻带覆盖从0.26 GHz到超过20 GHz以上的频率范围。

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

多芯片组件PDS和SSN仿真分析

文章对不同参考平面和去耦电容容量时的电源分配系统模型进行仿真。相比SPICE模拟结果,文章方法所得到的电压波动减小了10mV。同时对SSN进行建模仿真,结果表明,可以直接通过分析单驱动和多驱动的波形差来得到同步开关噪声的大小。

一种具有新颖电磁带隙结构的印刷电路板电源平面

针对印刷电路板电源平面或地平面同步开关噪声的抑制问题,提出了一种新颖的二维电磁带隙结构.这一新颖设计基于用折线增加贴片的有效电感,单位晶格由折线、缝隙和正方形金属贴片桥接构建.结果表明,与相同参数的L形桥接电磁带隙结构比较,抑制深度为-30 dB时,新型二维电磁带隙结构的阻带宽度覆盖0.40 GHz到5.1 GHz的频率范围,相对带宽提高了约16.2%,阻带下限截止频率下降了200MHz,且具有全向抑制同步开关噪声以及采用标准印刷电路板工艺制作的优势.

一种新型多周期平面电磁带隙结构

根据不同周期平面电磁带隙(EBG)结构所具有的不同带隙特性以及平面EBG结构的等效电路,提出一种新型多周期平面EBG结构。通过Ansoft HFSS软件对该EBG结构的电磁带隙特性进行仿真验证。结果表明:所提出的EBG结构抑制深度为-30dB时,阻带范围为0.7～8.4GHz,阻带宽度为7.7GHz.相对于传统大周期和小周期平面EBG结构,其阻带宽度分别增加2.1GHz和1.2GHz.仿真结果也表明新型EBG结构可以有效抑制同步开关噪声(SSN),并为展宽平面EBG结构的禁带带宽提供一种新方法。最后,通过时域仿真验证新结构具有较好的信号完整性。

一种扩展蘑菇型EBG结构阻带带宽的新方法

该文根据蘑菇型电磁带隙(EBG)结构的等效电路原理提出一种插入交指电容的方法,实现扩宽蘑菇型EBG结构阻带宽度,并设计一种T型交指电容EBG结构验证该方法的有效性。-30 dB时该结构相对于蘑菇型EBG结构,阻带下截止频率从0.9 GHz降到290 MHz,带宽从6.1 GHz提高到7.1 GHz。在不改变EBG结构单元面积,并增加交指单元层数和降低单元厚度的情况下,通过仿真验证该方法可有效提高抑制同步开关噪声的能力。

电磁带隙结构的信号完整性分析

该文运用HFSS和S参数模型,分别从时域和频域的角度通过仿真实验研究和分析了电磁带隙(EBG)结构对信号传输特性的影响,研究表明EBG结构的周期性高阻平面导致了传输信号的反射与滤波,严重影响了信号传输质量。平面周期越小,影响越大。最后通过实验仿真和理论分析给出了EBG结构的应用规则。

电磁带隙结构在同步开关噪声抑制中的应用分析

随着数字电路的噪声容限和时序容限不断减小,电源地平面上的同步开关噪声(SSN)成为高速设计的主要瓶颈之一。而现有抑制SSN的方法存在各自的不足,因而提出采用电磁带隙结构(EBG)设计来抑制SSN,软件仿真证明该方法是有效的。基于对多种不同结构EBG的研究,给出了EBG的设计思路和最新发展趋势,为今后的实际应用研究提供一定的参考与指导。

高速印刷电路板中电磁带隙结构的同步开关噪声抑制和传输特性分析

该文从频域和时域两方面对一种正六边形贴片的电磁带隙(EBG)结构进行了特性分析和研究。利用等效电路理论分析和研究了贴片边长、贴片间距和过孔半径对该结构的带隙和传输特性的各自不同的影响,得到并验证了准确估算不同贴片边长带隙的上、下限频率和带宽的数学表达式。研究表明可以通过贴片间距来改变带宽,但不影响带隙左侧特性,过孔半径的缩小会导致带隙左移并变窄。最终分析了以EBG结构为返回路径的信号线的时域特性,实验证明EBG结构的周期越小,信号的传输质量越差。

抑制同步开关噪声的新颖电磁带隙结构

为了抑制印刷电路板的同步开关噪声(SSN),提出了一种新型二维电磁带隙结构.基于金属折线增强相邻单位晶格间的电感,采用折线与含有缝隙的正方形金属贴片桥接构建单位晶格,实现新型电磁带隙结构设计.应用HFSS软件仿真分析电磁带隙结构,结果表明:与相同参数的L形桥接电磁带隙结构比较,抑制深度为-30dB时,阻带带宽为0.45～5.3GHz,相对带宽提高了约15%,阻带下限截止频率下降了150MHz.测量结果与仿真结果吻合,能够全向抑制电源平面上的SSN,同时采用差分线对传输信号时,对信号完整性造成的影响较小.

一种适用于同步开关噪声抑制的共面电磁带隙新结构

该文根据电磁带隙结构的带隙形成机理及共面电磁带隙结构等效电路分析模型,通过引入新型的C-型桥接连线及开槽设计,提出了一种适用于高速电路同步开关噪声(SSN)抑制的带有狭缝的共面C-型桥电磁带隙(CBS-EBG)结构。实测结果表明,在抑制深度为-40 d B时,阻带范围为296 MHz^15 GHz,与LBS-EBG结构相比,在保持高频段SSN抑制性能的同时,阻带下限截止频率由432 MHz下降至296 MHz,有效降低了带隙中心频率。研究了局部拓扑下的信号传输特性,结果表明,当采用局部拓扑并选择合适的走线策略时,该结构在保持良好的SSN抑制性能的同时,能够实现较好的信号完整性。

一种抑制同步开关噪声的超宽带电磁带隙结构

针对谐振电磁带隙(Electromagnetic Band Gap,EBG)结构带宽比较窄的问题,通过研究EBG的等效电路模型,提出了一种新颖的垂直级联型EBG结构.同时使用Ansoft HFSS软件对所设计的结构进行仿真分析及验证.仿真结果表明:新结构在抑制深度为-40dB时,阻带范围为0.75～15.7GHz,具有14.95GHz噪声抑制的超带宽特性.与同尺寸的传统单过孔Mushroom EBG结构相比,带宽增加3.65GHz,相对带宽提高32.3%.新结构为改善EBG结构抑制噪声带宽提供一种理论参考的新方法.

改进时频域混合方法分析电源分配网络同步开关噪声

对时频域混合方法加以改进用于分析电源分配网络同步开关噪声.引入修正Gram-Schmidt正交化方法实现矩阵的正交三角分解,以解决有理函数逼近构建时域宏模型中存在的病态条件数问题;同时提出一种结构简单的等效电路模型用于HSPICE电路仿真.计算实例验证了该方法的有效性.

高速多芯片组件同步开关噪声的二维特征法全波分析

高速多芯片组件(MCM)广泛用于高复杂度的系统中,而其中的同步开关噪声(Simultaneous Switching Noise)是影响系统功能的重要因素.本文采用二维电磁模型模拟MCM电源、接地板同步开关噪声;文中提出一种新的时域电磁问题的数值方法—特征法,并用于求解上述问题,所得结果与FD-TD计算的结果和文献报道一致.

高速集成电路系统中同步开关噪声分析

文章首次利用部分元等效电路 (PEEC)方法分析高速集成电路系统中同步开关噪声。该方法与其它等效电路方法及全波分析方法相比 ,简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过分析电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )未加去耦电容和加上去耦电容后同步开关噪声 。