一款28nm电路的同步开关输出噪声的仿真与设计

同步开关输出噪声是影响芯片信号完整性的主要噪声之一,较大的噪声有可能导致数字系统中元件的错误翻转。本文首先简要介绍了同步开关输出噪声的产生及特点,然后通过电路模型仿真,得到了与噪声相关的因素。最后结合实际电路,根据仿真的结果得到了控制同步开关输出噪声的方案。

一种抑制封装中电源噪声的新型电磁带隙结构

面向高密度集成系统级封装中同步开关噪声引起的电源完整性问题,设计了一种新型电磁带隙结构。该结构由互补开口谐振环单元结构和类L-bridge型的单元间连桥结构形成,刻蚀缝隙以降低贴片的有效电容,增大连桥长宽比以增加贴片的有效电感。采用电磁全波仿真软件HFSS对所提出结构进行建模与仿真。仿真结果表明,以抑制深度-40 dB为标准,能够达到12.9 GHz的超宽禁带,明显优于常规电磁带隙结构,可以更好地抑制同步开关噪声。

一种适用于高速电路中SSN抑制的紧凑型电磁带隙新结构

该文根据电磁带隙(EBG)结构的带隙形成机理以及共面EBG结构的等效电路,提出了一种适用于高速电路中同步开关噪声(SSN)抑制的紧凑型EBG结构,使用Ansoft HFSS对该结构进行仿真分析。仿真结果表明在抑制深度为-30 dB时,阻带范围为0.6-6.4 GHz,阻带带宽为5.8 GHz,与传统的L-bridge结构相比,阻带带宽增加了1.8 GHz,相对带宽增加了45%,实现了较低的带隙中心频率以及较宽的阻带带宽,并用Ansoft Designer通过时域仿真验证该结构具有较好的信号完整性。

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

高速PCB上同步开关噪声抑制的多级电容法

基于微波网络理论,研究了同步开关噪声的传播与抑制,提出了一种新的抑制噪声传播的多级电容法,研究表明该方法采用多列分布电容和增大噪声路径传输损耗能够有效地抑制噪声的传播,提高电容噪声抑制的效率。通过FDTD仿真和测试结果验证了该方法的有效性,并给出了多级电容法抑制噪声的应用规则。

电网高速数据采集系统板级同步开关噪声抑制研究

结合电网高速数据采集系统的特点,通过对同步开关噪声的分析,给出了板级降噪方案,利用SIwave仿真工具,研究了模数混合系统的平面分割方案,并设计分析了典型的电磁带隙结构。研究表明合理的器件布局和平面分割可有效抑制平面间的干扰,电磁带隙结构可有效抑制高频段同步开关噪声,并可通过调整单元格尺寸、数量、间距及板厚等来调整截止频率范围和隔离度。最后将系统级和板级噪声抑制措施应用到高速采集板卡,仿真结果满足电源完整性的需求,设计过程有利于初期发现和解决问题,增强系统稳定性,为电力系统监控装置提供坚实的基础。

一种新型多周期平面电磁带隙结构

根据不同周期平面电磁带隙(EBG)结构所具有的不同带隙特性以及平面EBG结构的等效电路,提出一种新型多周期平面EBG结构。通过Ansoft HFSS软件对该EBG结构的电磁带隙特性进行仿真验证。结果表明:所提出的EBG结构抑制深度为-30dB时,阻带范围为0.7～8.4GHz,阻带宽度为7.7GHz.相对于传统大周期和小周期平面EBG结构,其阻带宽度分别增加2.1GHz和1.2GHz.仿真结果也表明新型EBG结构可以有效抑制同步开关噪声(SSN),并为展宽平面EBG结构的禁带带宽提供一种新方法。最后,通过时域仿真验证新结构具有较好的信号完整性。

一种扩展蘑菇型EBG结构阻带带宽的新方法

该文根据蘑菇型电磁带隙(EBG)结构的等效电路原理提出一种插入交指电容的方法,实现扩宽蘑菇型EBG结构阻带宽度,并设计一种T型交指电容EBG结构验证该方法的有效性。-30 dB时该结构相对于蘑菇型EBG结构,阻带下截止频率从0.9 GHz降到290 MHz,带宽从6.1 GHz提高到7.1 GHz。在不改变EBG结构单元面积,并增加交指单元层数和降低单元厚度的情况下,通过仿真验证该方法可有效提高抑制同步开关噪声的能力。

电磁带隙结构在同步开关噪声抑制中的应用分析

随着数字电路的噪声容限和时序容限不断减小,电源地平面上的同步开关噪声(SSN)成为高速设计的主要瓶颈之一。而现有抑制SSN的方法存在各自的不足,因而提出采用电磁带隙结构(EBG)设计来抑制SSN,软件仿真证明该方法是有效的。基于对多种不同结构EBG的研究,给出了EBG的设计思路和最新发展趋势,为今后的实际应用研究提供一定的参考与指导。

高速印刷电路板中电磁带隙结构的同步开关噪声抑制和传输特性分析

该文从频域和时域两方面对一种正六边形贴片的电磁带隙(EBG)结构进行了特性分析和研究。利用等效电路理论分析和研究了贴片边长、贴片间距和过孔半径对该结构的带隙和传输特性的各自不同的影响,得到并验证了准确估算不同贴片边长带隙的上、下限频率和带宽的数学表达式。研究表明可以通过贴片间距来改变带宽,但不影响带隙左侧特性,过孔半径的缩小会导致带隙左移并变窄。最终分析了以EBG结构为返回路径的信号线的时域特性,实验证明EBG结构的周期越小,信号的传输质量越差。

一种抑制同步开关噪声的超宽带电磁带隙结构

针对谐振电磁带隙(Electromagnetic Band Gap,EBG)结构带宽比较窄的问题,通过研究EBG的等效电路模型,提出了一种新颖的垂直级联型EBG结构.同时使用Ansoft HFSS软件对所设计的结构进行仿真分析及验证.仿真结果表明:新结构在抑制深度为-40dB时,阻带范围为0.75～15.7GHz,具有14.95GHz噪声抑制的超带宽特性.与同尺寸的传统单过孔Mushroom EBG结构相比,带宽增加3.65GHz,相对带宽提高32.3%.新结构为改善EBG结构抑制噪声带宽提供一种理论参考的新方法.

一种适用于同步开关噪声抑制的共面电磁带隙新结构

该文根据电磁带隙结构的带隙形成机理及共面电磁带隙结构等效电路分析模型,通过引入新型的C-型桥接连线及开槽设计,提出了一种适用于高速电路同步开关噪声(SSN)抑制的带有狭缝的共面C-型桥电磁带隙(CBS-EBG)结构。实测结果表明,在抑制深度为-40 d B时,阻带范围为296 MHz^15 GHz,与LBS-EBG结构相比,在保持高频段SSN抑制性能的同时,阻带下限截止频率由432 MHz下降至296 MHz,有效降低了带隙中心频率。研究了局部拓扑下的信号传输特性,结果表明,当采用局部拓扑并选择合适的走线策略时,该结构在保持良好的SSN抑制性能的同时,能够实现较好的信号完整性。

高速集成电路系统中同步开关噪声分析

文章首次利用部分元等效电路 (PEEC)方法分析高速集成电路系统中同步开关噪声。该方法与其它等效电路方法及全波分析方法相比 ,简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过分析电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )未加去耦电容和加上去耦电容后同步开关噪声 。

高密度陶瓷封装电设计中噪声控制研究

随着陶瓷封装电路密度、频率和速度不断提高,电信号噪声问题凸显。信号噪声本质上源于传输线本身存在的寄生电阻、电容、电感与电信号作用导致的一系列信号质量下降、参考电位不稳定等问题。高频高密度陶瓷电设计常见的信号噪声问题包括反射、串扰和同步开关噪声等。文章分析了陶瓷封装设计中三类噪声产生的原因、危害及解决措施,并基于信号/电源完整性理论,介绍了一款高频高密度陶瓷基板的封装电设计。

一种高性能数字输出端口电路设计

传统多电源系统数字输出端口存在上拉、下拉竞争和上升沿与下降沿的严重不对称等问题,使得延时功耗积很大;而电压波动和误触发导致系统SSN噪声较大.针对这2个问题,提出一种采用快速低转高电平转换电路结构和抗地弹效应输出电路的新型输出端口电路结构,在smic18mmrf工艺下流片.测试结果表明,电平转换单元功耗延时积较传统结构减小5%~15%,SSN噪声幅度减少30%以上,有效提高了输出端口电路性能.

一种抑制同步开关噪声的微波光子晶体结构

为了确保抑制高速电路中同步开关噪声(SSN)的微波光子晶体(EBG)结构在兼顾带隙特性的同时,还具有良好的信号完整性,采用枝条绕转单元贴片的方法设计出一种新型EBG结构。利用HFSS软件对新型EBG结构抑制SSN的特性进行建模仿真,并制备刻蚀有新型EBG结构的4层印制电路板,用安捷伦矢量网络分析仪对其禁带特性进行测试,实验结果与仿真结果吻合良好。通过眼图对新型EBG结构进行的仿真分析显示,新结构的信号完整性良好。

高速PCB中过孔引起的同步开关噪声抑制研究

高速PCB中,由于过孔数量较多导致信号产生严重畸变.文章首先分析了过孔对高速信号质量的影响,然后通过在过孔周围添加去耦电容器来抑制同步开关噪声(SSN).结果表明,在过孔周围添加去耦电容器可以有效地减小同步开关噪声,使得信号波动峰值减小,提高了信号质量.

应用S型桥接电磁带隙结构抑制同步开关噪声研究

设计了一种S型桥接电磁带隙结构,并将S型桥接电磁带隙结构与传统的平行板以及L型桥接电磁带隙结构进行了比较.分析结果表明:采用S型桥接电磁带隙结构不仅提高了抑制噪声的带宽,而且可减少本地去耦电容器的数目.

PEEC结合有理缩减技术分析高速集成电路中同步开关噪声

利用部分元件等效电路 ( PEEC)方法分析高速集成电路系统中同步开关噪声 ,该方法相比其它等效电路方法及全波分析方法 ,具有简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过对电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )上同步开关噪声的分析 ,表明这种方法是分析高速集成电路中同步开关噪声的高效方法。

超宽带抑制同步开关噪声的新型电磁带隙结构

为抑制现代高速电路中的同步开关噪声,给出了一种新型电磁带隙结构,可超宽带抑制同步开关噪声。利用软件对新型电磁带隙结构的阻带特性及信号完整性进行仿真分析。结果表明,与相同参数的Z型桥电磁带隙结构相比,当抑制深度为-30 dB时,新型电磁带隙结构的同步开关噪声抑制带宽为130 MHz～10.45 GHz,相对带宽增加了58.8%,阻带下限截止频率降低了130 MHz;同时使用差分线对传输信号时,新型电磁带隙结构电源平面较好地保持了信号的完整性。