面向SPICE仿真的专用浮点计算单元研究

稀疏矩阵求解是SPICE仿真的重要部分,目前求解所使用的算子通常为通用浮点计算单元,运算速度受限。本文通过改进通用浮点算子中加/减和乘单元,使其在SPICE仿真专用背景下能实现更快的求解速度。对传统加减单元使用舍入并行延时优化算法和双路径设计方案,利用香农扩展、非精确前导零补偿等手段优化了电路的关键路径延时。对传统乘单元通过改变传统压缩拓扑层结构、优化注入值算法中舍入进位等逻辑改善了相关延时。最终,在TSMC 28 nm工艺下对双精度浮点求解速度分别为0.46 ns和0.79 ns,对比Synopsys公司的DW库单元延时分别减小33.4%和7.1%,面积分别减小4.62%和1.6%。实验结果表明,改进后浮点单元能有效降低矩阵单次求解步骤的时间,在一定程度上加速瞬态仿真整体速度。

基于双倍双精度施密特正交化方法的QR分解算法

当矩阵的规模较大或者条件数较高时,格拉姆-施密特(Gram-Schmidt)正交化算法和其相关修正算法时常表现出数值不稳定性的现象。为了解决该问题,探索了修正Gram-Schmidt算法(MGS)中舍入误差的累积效应,然后基于无误差变换技术和双倍双精度算法,设计并实现了双倍双精度修正Gram-Schmidt正交化算法(DDMGS)。该算法的精度测试中显示所提算法较分块施密特正交化(BMGS_SVL,BMGS_CWY,BCGS_PIP与BCGS_PIO)的变体算法具有更好的数值稳定性,证明了DDMGS算法能够有效地减少矩阵的正交性损失,提升数值精度,展示了所提算法的可靠性。在算法的性能测试中,首先计算并比较了不同算法的浮点计算量(flops),随后将所提DDMGS算法与修正施密特正交化算法在ARM和Intel两款处理器上作比较,虽然DDMGS算法的运行时间分别是MGS的5.03倍和18.06倍左右,但获得了明显的精度提升效果。

一种高性能单精度浮点基-3蝶形运算单元的设计与实现

在分析现有蝶形计算单元算法的基础上,提出了一种有效的适用于基-3快速傅里叶变换(FFT)的单精度浮点蝶形计算单元流水设计方法。首先,应用Cooley-Tukey算法推导出了基-3蝶形单元的简化公式;然后,通过引入最小资源固定乘数乘法算法,把蝶形计算单元中和3点DFT矩阵的浮点复数乘法转化为有限的定点加法计算,结合经典单精度浮点乘法和加法结构实现了基-3FFT蝶形单元的设计。相比于传统算法结构降低了浮点操作的占用,节省了实现中需要的硬件资源。仿真实验和工程应用的结果表明,不论相比于通用机的软件实现还是其他硬件实现结构,提出的设计都能在满足计算精度的基础上保证系统计算的实时性。

基于FPGA的实时双精度浮点矩阵乘法器设计

设计了一个并行结构双精度浮点矩阵乘法器以提高矩阵乘法的计算性能,并在Xilinx Virtex-4 SX55现场可编程门阵列(FPGA)上完成了方案的实现.乘法器中的处理单元采用阵列结构,在单个FPGA芯片中可集成25个处理单元,峰值计算性能达到3000 MFLOPS.针对工程实际中大量存在的包含稀疏矩阵的乘法问题,增加了预处理模块以避免零元素块参与计算,从而缩短了计算时间.通过对不同维数的稠密矩阵乘法以及稀疏矩阵乘法实验结果的分析,证实了本设计达到了较高的计算性能.

双导航定位系统伪距单点定位方法与精度分析

为了研究北斗卫星导航系统与全球定位系统伪距单点定位的差异,详细介绍了北斗系统、全球定位系统单伪距单点定位以及双系统联合伪距单点定位的解算模型,并分别编写了北斗系统、全球定位系统单系统和组合后双系统联合伪距单点定位程序。以辽宁连续运行参考站和广西连续运行参考站的数据为实验数据,计算并分析了双系统与单系统相比较的结果。结果表明:在辽宁站上北斗系统定位精度要次于全球定位系统定位精度,在广西站上北斗系统定位精度和全球定位系统定位精度相当。双系统单点定位精度要优于北斗系统单系统定位精度。

基于FPGA单精度浮点乘法器的设计实现与测试

采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法———基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法.

单精度浮点数累加和误差研究

计算机中进行浮点数加法运算时,需要进行对阶和右规格化操作,该操作会进行舍入处理,这种处理过程会产生误差,浮点数累加运算会造成误差的累积,导致计算结果精度不够甚至计算结果错误。通过实验手段研究单精度浮点数累加过程中不同结合顺序对浮点数累加和误差的影响,探索结合顺序导致计算误差的规律,为多核计算、GPU计算、多处理器计算等计算范型和计算结构提供选择结合方法的依据,便于发挥其并行计算的优势。

基于FPGA的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器。设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能。本设计在AlteraDE2开发板上进行了验证。

相位平滑伪距对GNSS定位精度的影响

为了提高精密单点定位和双差网解算结果的精度,提出利用相位平滑伪距来提高GNSS定位精度的方法:给出数据预处理的方法和流程,分析处理后的观测值来解算动态伪距单点定位和动态精密单点定位结果,然后分析解算国内5个IGS站精密单点定位结果和双差网解结果。结果表明:单历元的伪距单点定位的精度比通常情况下的伪距单点定位要高出一个数量级,而单历元的精密单点定位结果要比通常定位软件数据预处理后的精度高0.5～1.5cm;利用精密单点定位解算IGS站获得的定位结果内符合精度均在2mm以内,外符合精度均在1～3cm,而双差网解获得的定位结果内符合精度均在1.5mm以内,外符合精度均在毫米级。

一种新的基于FPGA的数据格式转换方法

针对目前多数的FPGA都支持浮点IP核,却较少关注数据源获取的问题,提出了一种数据格式转换方法。使用VHDL语言,采用流水线处理方式将ASCII码所表示的一定范围内的实数转换为单精度浮点数。经过ModelSim功能仿真和实际下载验证,该设计的转换时间可达10-1μs量级。利用Matlab对转换结果进行分析验证,该方法的转换精度可达10-9。在此采用的设计结构合理,可为浮点IP核提供数据源。

混沌扩频序列构造算法的完善

混沌扩频序列在未来的扩展频谱通信领域将发挥出巨大的潜力,通过分析混沌序列仿真的双精度浮点算法,以Logistic映射为例就初始值的选取、临界值的修订、伪周期问题处理等提出了完善并优化混沌序列性能的方法。

采用Karatsuba算法在FPGA上实现双精度浮点乘法

双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。

10级流水线双精度浮点乘法器的设计

提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法.该方法面向32 bit数据通路的数字信号处理器,每个64 bit双精度浮点操作数划分为2个32 bit数据,采用32 bit×32 bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66 bit加法器实现了4个部分积的相加.采用提出的舍入方法完成了有效数的舍入.整个双精度浮点乘法器的设计分为10级流水线.硬件仿真验证了该方法的正确性和有效性.

基于SCILAB的多精度算法研究与实现

当前,通用处理器一般支持64位浮点运算,在大规模和长时程数值计算中,由于浮点运算的舍入误差累积效应,可能导致数值结果不可信。因此,有效控制误差,设计高精度、高效可靠的浮点数值算法至关重要。基于SCILAB软件平台,通过使用无误差变换和double-double数据格式,实现了高精度的算法库。对幂指数、Bernstein和Chebyshev基多项式函数估值,在Intel平台和国产飞腾处理器平台上进行了数值实验,实验结果证实了该高性能数值算法库的有效性。该多精度算法库具有独立知识产权,可有效应用于国产自主可控处理器平台,为国家重大科研项目提供技术支持。

基于FPGA和DSP的自适应旁瓣对消的工程实现

详细介绍了旁瓣对消技术的工程实现方法。通过试验,对比了权系数浮点运算精度对旁瓣对消性能的影响,结果表明在辅助通道较多时用双精度浮点计算权系数进行对消可以获得较好的对消比。本文介绍的旁瓣对消模块现已应用于某雷达,在实际工作中满足雷达系统抗干扰性能指标的要求。

用于专用DSP处理器的高速低功耗的IEEE32位浮点加法器

本文我们描述了一个符合 IEEE75 4单精度浮点标准的加法器。这个浮点加法器的设计基于 TSMC2 .5 V0 .2 5 μm CMOS工艺。它将用于 2 0 0 MHz的专用 DSP处理器。为了在高速运算的同时降低功耗 ,本文在采用了并行运算提高速度的同时 ,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗。另外 ,在电路设计中大量使用传输管逻辑 ,提高速度并降低整个电路的面积和功耗。加法器的运算时间是 3 .986

浮点数用法分析

分析了IEEE754标准浮点数的存储格式、在数轴上的分布、最大值、最大间隔以及有效数字,总结了浮点数使用时的原则.

编程语言中浮点数精度丢失问题

程序设计语言一般会出现浮点数精度丢失问题,这直接影响到程序执行结果的准确性和可靠性。以Java语言为例,从浮点数的存储结构上进行分析,找出了浮点数精度缺失问题产生的根源因素。为了解决此问题,Java语言提供了一个大数类BigDecimal,但是该类操作浮点数不方便,需要多次数据类型转换。提出了快捷的四舍五入解决方法,该方法同样适用于其他编程语言。

浅析C语言中的浮点数

浮点数是C语言中重要的一种数据类型,浮点数使用不当就会导致程序运行错误,浮点数的使用是C语言的一个难点.总结了C语言中浮点数的存储格式、存储误差,举例说明了实数和C语言浮点数之间的相互变换,并通过简洁的C程序在Turbo C 2.0环境下进行了验证,最后给出了浮点数使用时的几点建议.

单精度浮点数累积量异常分析及解决方案

自动控制系统普遍采用单精度浮点数实现算术运算和控制策略。采用单精度浮点数对过程量进行累积时,当运行时间足够长,会出现累积量达到一定程度时无法继续累积的现象。针对这一现象,对单精度浮点数表示的有效值范围和数学运算规则进行了分析,提出了一种基于单精度浮点数的分段累积算法。根据实际应用对累积量的精度要求,提供分段数量及各段参数设置指导。该算法不仅可以通过控制器逻辑组态实现,也可以在监控后台通过脚本实现。考虑到控制系统可能出现的故障停运后恢复运行的情况,在分段累积算法上增加了掉电保持功能。现场项目运行检验证明了该算法的有效性。该算法采用的基本算法模块支持各控制系统,具有较好的实用性。