期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
0.8V低功耗高速1∶2分频器
被引量:
2
1
作者
苏燕
冯军
施欢东
《东南大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2010年第6期1152-1156,共5页
采用UMC0.13μm CMOS标准工艺,设计并实现了一种最高工作频率为17GHz的1∶2分频器芯片.该芯片由基本分频器单元和输入输出缓冲组成.设计中为使分频器在低电源电压下正常工作,通过分析不同高速锁存器的结构特点,选择单端动态负载锁存器...
采用UMC0.13μm CMOS标准工艺,设计并实现了一种最高工作频率为17GHz的1∶2分频器芯片.该芯片由基本分频器单元和输入输出缓冲组成.设计中为使分频器在低电源电压下正常工作,通过分析不同高速锁存器的结构特点,选择单端动态负载锁存器作为基本分频器单元.对单端动态负载锁存器进行直流分析可知,降低电源电压对采样模式的影响比保持模式大.在片测试结果表明:芯片电源电压最低可达0.8V;当电源电压为0.8V时,芯片在3~17GHz频率范围内正常工作;当输入信号频率分别为3和17GHz时,在10MHz频偏处,输出信号的相位噪声分别为-124.44和-120.62dBc/Hz.芯片面积为412μm×338μm,总功耗为3.84mW.
展开更多
关键词
分频器
单端动态负载锁存器
低电压
下载PDF
职称材料
10~37 GHz CMOS四分频器的设计
被引量:
1
2
作者
沈炎俊
冯军
《电子设计工程》
2009年第11期79-80,83,共3页
给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz。当电源电压为1.2 V、工作频率...
给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz。当电源电压为1.2 V、工作频率为37 GHz时,其功耗小于30 mW,芯片面积为0.33×0.28 mm2。
展开更多
关键词
光纤通信系统
CMOS工艺
动态负载锁存器
分频器
下载PDF
职称材料
题名
0.8V低功耗高速1∶2分频器
被引量:
2
1
作者
苏燕
冯军
施欢东
机构
东南大学射频与光电集成电路研究所
出处
《东南大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2010年第6期1152-1156,共5页
文摘
采用UMC0.13μm CMOS标准工艺,设计并实现了一种最高工作频率为17GHz的1∶2分频器芯片.该芯片由基本分频器单元和输入输出缓冲组成.设计中为使分频器在低电源电压下正常工作,通过分析不同高速锁存器的结构特点,选择单端动态负载锁存器作为基本分频器单元.对单端动态负载锁存器进行直流分析可知,降低电源电压对采样模式的影响比保持模式大.在片测试结果表明:芯片电源电压最低可达0.8V;当电源电压为0.8V时,芯片在3~17GHz频率范围内正常工作;当输入信号频率分别为3和17GHz时,在10MHz频偏处,输出信号的相位噪声分别为-124.44和-120.62dBc/Hz.芯片面积为412μm×338μm,总功耗为3.84mW.
关键词
分频器
单端动态负载锁存器
低电压
Keywords
frequency divider
single-end dynamic loading latch
low voltage
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
10~37 GHz CMOS四分频器的设计
被引量:
1
2
作者
沈炎俊
冯军
机构
东南大学射频与光电集成电路研究所
出处
《电子设计工程》
2009年第11期79-80,83,共3页
基金
国家863计划项目(2006AA01Z284)
文摘
给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz。当电源电压为1.2 V、工作频率为37 GHz时,其功耗小于30 mW,芯片面积为0.33×0.28 mm2。
关键词
光纤通信系统
CMOS工艺
动态负载锁存器
分频器
Keywords
optic-fiber communication system
CMOS technology
dynamic
-
loading
latch
frequency divider
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
0.8V低功耗高速1∶2分频器
苏燕
冯军
施欢东
《东南大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2010
2
下载PDF
职称材料
2
10~37 GHz CMOS四分频器的设计
沈炎俊
冯军
《电子设计工程》
2009
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部