双FIFO的LBE总线与Avalon总线的接口系统设计

为了实现LBE总线与Avalon总线设备之间跨时钟域数据交换,设计了桥接在两种总线间的接口IP软核。利用Verilog硬件描述语言的层次化设计方法,设计了接口IP核的底层模块,其中包括命令FIFO模块、状态FIFO模块、LBE总线端接口模块和Avalon总线端接口模块。在FPGA硬件平台上,进行两种总线间的双向数据传输实验。结果表明,采用双FIFO的LBE总线与Avalon总线接口系统满足设计要求,能够实现数据的稳定可靠交换。

一种由ADSP2181实现的实时图像采集和处理

详细介绍了一种基于 PC的 γ相机系统中的实时数据处理和图像构成的方法 ,描述了系统的硬件的基本结构和软件的流程 ,并着重介绍了 DSP周围电路的设计和其软件代码的实现。系统的平均数据通过率达 50 kevents/ s。该系统满足