期刊文献+
共找到30篇文章
< 1 2 >
每页显示 20 50 100
基于ATE的高速DAC射频参数SFDR测试技术优化
1
作者 沈锺杰 张一圣 +1 位作者 孔锐 王建超 《现代电子技术》 北大核心 2024年第2期16-20,共5页
利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次... 利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次为解决上述问题,对测试码的生成以及PCB的布局等进行一系列改进,并将改进前后的测试值与典型值进行对比。结果表明,改进措施成效显著,大大优化了高速DAC射频参数的测试指标,使得SFDR等高频DAC动态类参数指标接近或达到实装测试值。 展开更多
关键词 集成电路 自动测试设备(ATE) 高速数模转换器 射频参数 sfdr参数 测试码 PCB测试板
下载PDF
基于InP HBT的SFDR>63 dB 12位6 GS/s高速数模转换器 被引量:1
2
作者 王铭 张有涛 +2 位作者 叶庆国 罗宁 李晓鹏 《电子技术应用》 2020年第4期34-39,共6页
基于0.7μm、ft=280 GHz的InP异质结双极晶体管(HBT)工艺设计了一款12位6 GS/s的电流舵型数模转换器(DAC)。通过改进电流源开关结构,增大了输出阻抗和稳定性;在DAC输出端引入去毛刺(Deglitch)电路,可以有效消除高速DAC开关切换期间产生... 基于0.7μm、ft=280 GHz的InP异质结双极晶体管(HBT)工艺设计了一款12位6 GS/s的电流舵型数模转换器(DAC)。通过改进电流源开关结构,增大了输出阻抗和稳定性;在DAC输出端引入去毛刺(Deglitch)电路,可以有效消除高速DAC开关切换期间产生的毛刺,从而提升电路无杂散动态范围(SFDR)。仿真结果表明,电路实现了0.75 LSB的DNL和0.5 LSB的INL,去毛刺电路可以在高频下将DAC的SFDR提升10 dB,并且在整个奈奎斯域内实现SFDR>63 dB,极大地提升了DAC的动态特性。 展开更多
关键词 数模转换器(DAC) 电流舵 INP HBT Deglitch 无杂散动态范围(sfdr)
下载PDF
A method of improving SFDRs of 1-bit signals for a monobit receiver
3
作者 JI Pengfei SHI Qingzhan +1 位作者 LV Huan YUAN Naichang 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2022年第2期330-339,共10页
This paper proposes a method to improve the spu-rious-free dynamic ranges(SFDRs)of 1-bit sampled signals greatly,which is very beneficial to multi-tone signals detection.Firstly,the relationship between the fundamenta... This paper proposes a method to improve the spu-rious-free dynamic ranges(SFDRs)of 1-bit sampled signals greatly,which is very beneficial to multi-tone signals detection.Firstly,the relationship between the fundamental component and the third harmonic component of 1-bit sampled signals is analyzed for determining four contiguous special frequency bands,which do not contain any third harmonics inside and co-ver 77.8%of the whole Nyquist sampling frequency band.Then,we present a special 4-channel monobit receiver model,where appropriate filter banks are used to obtain four desired pass bands before 1-bit quantization and each channel can sample and process sampled data independently to achieve a good in-stantaneous dynamic range without sacrificing the real-time per-formance or computing resources.The simulation results show that the proposed method effectively eliminates the effect of the most harmonics on SFDRs and the mean SFDR is increased to to 20 dB.Besides,the multi-signals simulation results indicate that the maximum amplitude separation(dynamic range)of two signals in each channel is 12 dB while the proposed monobit re-ceiver can deal with up to eight simultaneous arrival signals.In general,the designing method proposed in this paper has a po-tential engineering value. 展开更多
关键词 1-bit signal monobit third harmonic component spurious-free dynamic range(sfdr)
下载PDF
基于LS-SVM的宽带接收前端非线性补偿算法
4
作者 黄家露 王文涛 +6 位作者 周莲 李姝 杨波 杨阳 刘昭涛 高星寒 宋海平 《电子学报》 EI CAS CSCD 北大核心 2023年第6期1500-1509,共10页
针对目前常用的基于参数化非线性模型(Parameterized Nonlinear Model,PNM)的补偿算法存在易陷入局部最小值,导致补偿性能不稳的问题,该文提出了基于最小二乘支持向量机(Least Squares Support Vector Machine,LS-SVM)的宽带接收前端非... 针对目前常用的基于参数化非线性模型(Parameterized Nonlinear Model,PNM)的补偿算法存在易陷入局部最小值,导致补偿性能不稳的问题,该文提出了基于最小二乘支持向量机(Least Squares Support Vector Machine,LS-SVM)的宽带接收前端非线性补偿算法.该算法基于减谱-时频变换法(Spectrum Reduction Algorithm based on Time-Frequency Conversion,SRA-TFC)盲分离接收前端输出信号中的大功率基波信号和其他小功率信号,并以此作为LS-SVM逆模型的训练输入-输出样本对.引入最小二乘支持向量回归(Least Squares Support Vector Regression,LS-SVR)算法高精度拟合接收前端非线性逆模型.通过以宽带接收前端的输出信号为测试样本消除其非线性失真分量.仿真与实测结果表明:该算法可使宽带接收前端的无杂散失真动态范围(Spurs-Free-Dynamic-Range,SFDR)提高约20 dB,较基于PNM的补偿算法提高了约5 dB. 展开更多
关键词 宽带接收前端 非线性补偿 最小二乘支持向量机 最小二乘支持向量回归算法 无杂散失真动态范围
下载PDF
一种采用DEM技术的16-bit 2.5 GHz电流舵数模转换器设计
5
作者 吴俊杰 吴建辉 智贺 《电子器件》 CAS 北大核心 2023年第3期624-629,共6页
电流舵数模转换器(DAC)的动态性能受电流源失配的影响。采用6+10的分段方式,分析比较了几种动态元件匹配(DEM)算法,采用了一种分段温度数据权重平均(Segmented Thermo Data-Weighted Average, STDWA)技术,并将其应用于高6位的温度计编码... 电流舵数模转换器(DAC)的动态性能受电流源失配的影响。采用6+10的分段方式,分析比较了几种动态元件匹配(DEM)算法,采用了一种分段温度数据权重平均(Segmented Thermo Data-Weighted Average, STDWA)技术,并将其应用于高6位的温度计编码中,消除对输入编码的依赖,弱化电流源失配的影响,以优化动态性能。基于TSMC 55 nm工艺,设计实现了一种16位2.5 GHz的电流舵DAC,测试结果显示,在2.5 GHz采样率和94.15 MHz输入信号频率条件下,无杂散动态范围(SFDR)提升了6 dB。 展开更多
关键词 数模转换器(DAC) 电流舵 分段译码 动态元件匹配(DEM) 无杂散动态范围(sfdr)
下载PDF
泰勒级数的DDS设计与FPGA实现 被引量:5
6
作者 徐琪 段哲民 《计算机工程与应用》 CSCD 2014年第5期208-211,共4页
为了提高直接数字频率合成输出信号的动态范围,提出了一种在不增加直接数字频率合成中的累加器的位数的基础上,利用泰勒级数法较少数字频率合成的相位抖动的方法。并且对一个具有32位累加器的直接数字频率合成,输出一定频率范围的信号... 为了提高直接数字频率合成输出信号的动态范围,提出了一种在不增加直接数字频率合成中的累加器的位数的基础上,利用泰勒级数法较少数字频率合成的相位抖动的方法。并且对一个具有32位累加器的直接数字频率合成,输出一定频率范围的信号进行了仿真。仿真结果表明,基于泰勒级数的直接数字频率合成具有较好的动态范围,比一般的方法提高了12 dB。该方法对直接数字频率合成设计者有着重要的参考价值。 展开更多
关键词 泰勒级数 直接数字频率合成(DDS) 动态范围 查找表 Direct Digital Synthesis(DDS) SPURIOUS Free dynamic range(sfdr)
下载PDF
高性能CMOS采样保持电路的设计 被引量:3
7
作者 吕坚 李华 +2 位作者 周云 王璐霞 蒋亚东 《微电子学与计算机》 CSCD 北大核心 2010年第3期140-143,147,共5页
设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入... 设计了一种基于0.5μmCMOS工艺的高线性、高精度、高速的采样/保持电路.采用一种仅由4个PMOS管、一个电容和一个NMOS开关构成的新型双边信号采样开关,有效地提高了双边信号采样电路的线性度并减小了电路的噪声和失调.仿真结果表明:输入摆幅为1V的156kHz的双边信号,在10MS/s的采样速率下,其无杂散动态范围(SFDR)为120dB. 展开更多
关键词 CMOS开关 采样/保持电路 无杂散动态范围 非线性失真
下载PDF
基于量化噪声谱分析的ADC无杂散动态范围 被引量:6
8
作者 康荣宗 田鹏武 于宏毅 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2015年第1期328-334,共7页
针对模拟数字变换器(ADC)无杂散动态范围(Spurious free dynamic range,SFDR)性能评估受测量方法和测试参数限制,导致测量偏差较大的问题,分别从量化和采样两个角度出发,在对ADC的量化噪声谱分析的基础上,通过数学推导给出了理想的ADC... 针对模拟数字变换器(ADC)无杂散动态范围(Spurious free dynamic range,SFDR)性能评估受测量方法和测试参数限制,导致测量偏差较大的问题,分别从量化和采样两个角度出发,在对ADC的量化噪声谱分析的基础上,通过数学推导给出了理想的ADC在不同量化比特条件下的无杂散动态范围的理论上界。同时分析阐明了SFDR性能和输入信噪比之间的关系;并进一步分析了在不同采样频率条件下,ADC输出信号离散谱的特点及其对无杂散动态范围性能的影响,并结合傅里叶分析测试法验证了推导结果的正确性。 展开更多
关键词 信息处理技术 模拟数字变换器 无杂散动态范围 量化噪声谱 信噪比
下载PDF
一种采用DEM译码的16 bit高性能数模转换器的设计 被引量:5
9
作者 徐振邦 居水荣 +1 位作者 刘马良 戈益坚 《半导体技术》 CAS CSCD 北大核心 2018年第10期721-728,共8页
分析了目前分段电流舵数模转换器(DAC)在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配(DEM)译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真... 分析了目前分段电流舵数模转换器(DAC)在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配(DEM)译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真,并完成了整体版图设计。该DAC核心部分芯片面积仅为2. 2 mm^2。采用0. 18μm CMOS工艺完成了该DAC的加工和性能参数测试。在1 GHz采样率和100 MHz输入信号频率条件下,该DAC的无杂散动态范围约为67 dB,三阶互调失真约为76 dB,整体性能优于目前同类研究成果。 展开更多
关键词 数模转换器(DAC) 分段电流舵 电流源匹配 动态元件匹配(DEM)译码 无杂散动态范围(sfdr)
下载PDF
基于滤波器组并行交替型ADC系统通道失配误差的分析 被引量:4
10
作者 李玉生 安琪 《中国科学技术大学学报》 CAS CSCD 北大核心 2006年第9期995-1000,共6页
通道失配误差(如偏置误差、增益误差和时间相位误差)严重降低了并行交替型ADC(time-interleaved ADC,TIADC)系统的信纳比.我们给出了基于滤波器组的三种通道失配误差详尽的分析,表明增益误差和时间相位误差相互影响,而偏置误差则单独起... 通道失配误差(如偏置误差、增益误差和时间相位误差)严重降低了并行交替型ADC(time-interleaved ADC,TIADC)系统的信纳比.我们给出了基于滤波器组的三种通道失配误差详尽的分析,表明增益误差和时间相位误差相互影响,而偏置误差则单独起作用;同时对在信号分析领域占重要地位的正弦信号进行了分析,给出了通道失配误差的频谱图像;并进一步推导了信纳比的公式和无伪波动态范围的公式;给出了时钟抖动和量化噪声对TIADC的影响.这些公式可为TIADC通道失配误差的容忍范围提供参考,也可为消除TIADC通道失配误差提供理论依据. 展开更多
关键词 并行交替型ADC 偏置误差 增益误差 时间相位误差 信纳比 无伪波动态范围
下载PDF
用于DRFM的4 bit相位量化DAC 被引量:1
11
作者 张敏 张有涛 +2 位作者 李晓鹏 陈新宇 杨磊 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第1期24-28,共5页
设计了一种应用于DRFM系统的4bit相位量化DAC,采用非线性的电流舵结构在标准半导体工艺下实现,芯片面积2.1mm×1.4mm,功耗420mW。测试结果显示该DAC瞬时带宽高于1GHz,与4bit相位量化ADC级联测试时,SFDR在工作带宽内小于-20dBc,性能... 设计了一种应用于DRFM系统的4bit相位量化DAC,采用非线性的电流舵结构在标准半导体工艺下实现,芯片面积2.1mm×1.4mm,功耗420mW。测试结果显示该DAC瞬时带宽高于1GHz,与4bit相位量化ADC级联测试时,SFDR在工作带宽内小于-20dBc,性能明显优于3bit相位量化DAC。 展开更多
关键词 数模转换器 相位量化 数字射频存储器 电流舵 无杂散噪声动态范围
下载PDF
模数转换系统无杂散动态范围的测量技巧 被引量:3
12
作者 杨莉军 朱晓峰 刘书明 《北京印刷学院学报》 2013年第6期77-79,共3页
SFDR是评估ADC模数转换系统的重要指标,往往决定了数据采集和信号处理系统的整体性能,但在实际工程中很难得到准确的测量结果。其原因有对概念的理解问题、测试条件问题、算法问题以及测试技巧问题。总结了多年工程实践的经验,从多个方... SFDR是评估ADC模数转换系统的重要指标,往往决定了数据采集和信号处理系统的整体性能,但在实际工程中很难得到准确的测量结果。其原因有对概念的理解问题、测试条件问题、算法问题以及测试技巧问题。总结了多年工程实践的经验,从多个方面分析了影响SFDR准确测量的因素,提出了解决的办法和技巧。根据提示,基本可以测量出满意的ADC模数转换系统的SFDR指标。 展开更多
关键词 无杂散动态范围(sfdr) 模数转换系统(ADC) 测量技巧
下载PDF
一种用于高精度模数转换器的数字校正算法 被引量:1
13
作者 曹纯 陈明辉 +1 位作者 吕杰 李军佑 《中国集成电路》 2014年第12期40-43,共4页
本文基于14bi t的ADC设计,提出了一种冗余位为2bi t的算法,相比于传统的方法,它提高了输入动态范围,大大降低了对比较器的要求,从而有效的解决了因为比较器的偏差带来的SFDR的下降。对采用本文算法设计的ADC电路进行了仿真,有效位数达到... 本文基于14bi t的ADC设计,提出了一种冗余位为2bi t的算法,相比于传统的方法,它提高了输入动态范围,大大降低了对比较器的要求,从而有效的解决了因为比较器的偏差带来的SFDR的下降。对采用本文算法设计的ADC电路进行了仿真,有效位数达到了13.7bi t,并且具有较低的功耗。 展开更多
关键词 数字校正算法 输入动态范围
下载PDF
14-bit 200MS/s数字自校准电流舵式D/A转换器
14
作者 戴澜 张扬 孙海燕 《微电子学与计算机》 CSCD 北大核心 2017年第4期94-97,共4页
采用一种新型数字校准算法,改变了传统方法对电流源单元总是从最低位地址选取的方法,通过对电流源单元选取起点和终点的计算和存储,对电流源单元采用"选取方向随机"和特殊代码全随机选取的办法,将电流源的失配转换为白噪声并... 采用一种新型数字校准算法,改变了传统方法对电流源单元总是从最低位地址选取的方法,通过对电流源单元选取起点和终点的计算和存储,对电流源单元采用"选取方向随机"和特殊代码全随机选取的办法,将电流源的失配转换为白噪声并有效提高了DAC的动态性能.在采用SMIC18 1P6M工艺的情况下获得的后仿真结果表明,相对于不加校准的设计,SFDR从88.3dB提高到92.3dB,而总体芯片面积不变. 展开更多
关键词 电流舵D/A 数字自校准 sfdr
下载PDF
高速D/A转换器输出跨导模型及对无杂波动态范围的影响
15
作者 朱樟明 杨银堂 《微电子学》 CAS CSCD 北大核心 2006年第1期1-3,8,共4页
基于无缓冲差分输出电流舵D/A转换器,建立电流源及输出电路的s域线性模型,分析输入码变化所引起的输出跨导的变化,以及对输出电流的影响。采用直流和交流量分离的方法,利用傅里叶级数,获得输出跨导对无杂波动态范围(SFDR)的影响的近似... 基于无缓冲差分输出电流舵D/A转换器,建立电流源及输出电路的s域线性模型,分析输入码变化所引起的输出跨导的变化,以及对输出电流的影响。采用直流和交流量分离的方法,利用傅里叶级数,获得输出跨导对无杂波动态范围(SFDR)的影响的近似公式。采用Matlab建立高层次模型进行仿真验证。结果表明,输出跨导较大时,输出跨导与SFDR呈近似线性关系。 展开更多
关键词 D/A转换器 输出跨导 无杂波动态范围
下载PDF
基于TIADC的信号采集记录卡
16
作者 刘涛 梅顺良 《计算机工程》 CAS CSCD 北大核心 2010年第6期227-229,共3页
目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200MS/s的数据采集,有效的无... 目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200MS/s的数据采集,有效的无杂散动态范围超过80dBc,可实现400MB/s持续实时的数据记录。 展开更多
关键词 信号采集记录卡 时间交错模数转换器 无杂散动态范围
下载PDF
一种带电流源校准的16 bit高性能DAC
17
作者 徐振邦 居水荣 +1 位作者 李佳 孔令志 《半导体技术》 CAS 北大核心 2019年第8期606-611,651,共7页
设计了一种带电流源校准电路的16 bit高速、高分辨率分段电流舵型数模转换器(DAC)。针对电流舵DAC中传统差分开关的缺点,提出了一种优化的四相开关结构。系统分析了输出电流、积分非线性和无杂散动态范围(SFDR)三个重要性能指标对电流舵... 设计了一种带电流源校准电路的16 bit高速、高分辨率分段电流舵型数模转换器(DAC)。针对电流舵DAC中传统差分开关的缺点,提出了一种优化的四相开关结构。系统分析了输出电流、积分非线性和无杂散动态范围(SFDR)三个重要性能指标对电流舵DAC的电流源单元设计的影响,完成了电流源单元结构和MOS管尺寸的设计。增加了一种优化设计的电流源校准电路以提高DAC的动态性能。基于0.18μm CMOS工艺完成了该DAC的版图设计和工艺加工,其核心部分芯片面积为2.8 mm^2。测试结果表明,在500 MHz采样速率、100 MHz输入信号频率下,测得该DAC的SFDR和三阶互调失真分别约为76和78 dB,动态性能得到明显提升。 展开更多
关键词 分段电流舵DAC 电流源匹配 四相开关 电流源校准 无杂散动态范围(sfdr)
下载PDF
基于循环自相关的TIADC通道失配校正
18
作者 印茂伟 唐斌 向利 《微计算机信息》 2009年第16期124-125,共2页
针对时域交错模数转换器(TIADC)的通道失配问题,提出一种在线校正方法。首先建立TIADC的数学模型,将增益和时间失配转变为通道滤波器幅度和延时参数的差异,然后利用校正后输出信号的循环自相关构造残余误差测量函数,用增益误差和定时偏... 针对时域交错模数转换器(TIADC)的通道失配问题,提出一种在线校正方法。首先建立TIADC的数学模型,将增益和时间失配转变为通道滤波器幅度和延时参数的差异,然后利用校正后输出信号的循环自相关构造残余误差测量函数,用增益误差和定时偏差估计值修正参数化滤波器,以实现对通道失配的精细校正。实测结果表明该方法对信号无杂散动态范围有27-32dB的提高。该方法可用于双通道TIADC通道失配的在线校正。 展开更多
关键词 时域交错模数转换器 失配校正 无杂散动态范围 循环自相关
下载PDF
基于级联调制器的微波光子变频的优化技术 被引量:4
19
作者 刘丽莉 赵文红 +1 位作者 杨力 王巍 《控制工程》 CSCD 北大核心 2018年第1期160-164,共5页
研究分析了基于级联调制器的微波光子变频系统,并对其进行性能优化。射频信号通过1个调制器调制光载波,该振信号通过第2个调制器进行再调制,然后进入光电探测器检测出混频后的信号。该级联结构能够实现射频和本振信号的位置分离,隔... 研究分析了基于级联调制器的微波光子变频系统,并对其进行性能优化。射频信号通过1个调制器调制光载波,该振信号通过第2个调制器进行再调制,然后进入光电探测器检测出混频后的信号。该级联结构能够实现射频和本振信号的位置分离,隔离度无限大。另外,通过采用低偏置技术和光滤波技术,可以分别提高系统的变频效率和动态范围。仿真结果显示,采用低偏置技术后,变频效率提高11.1dB;采用FBG对光载波抑制后,三阶交调失真得到显著抑制,三阶无杂散动态范围提高20.7dB。 展开更多
关键词 微波光子变频 级联调制器 变频效率 噪声系数 无杂散动态范围
下载PDF
一种用于车载以太网PHY的高速D/A转换器设计 被引量:2
20
作者 赵玉彬 祝永新 +3 位作者 田犁 汪辉 封松林 李海华 《固体电子学研究与进展》 CAS CSCD 北大核心 2018年第6期439-445,共7页
为了解决传统电流源的无杂散动态范围(SFDR)在高频时随输出阻抗迅速降低而降低的问题,采用旁支小电流的共源共栅结构电流源,提高了整体数模转换器(DAC)电路的动态性能。电流源阵列的版图设计中考虑到电流源相互的匹配性,采用了"W形... 为了解决传统电流源的无杂散动态范围(SFDR)在高频时随输出阻抗迅速降低而降低的问题,采用旁支小电流的共源共栅结构电流源,提高了整体数模转换器(DAC)电路的动态性能。电流源阵列的版图设计中考虑到电流源相互的匹配性,采用了"W形"电流源阵列布局方式,有效降低了由梯度误差引起的不匹配。该DAC采用全6bit温度计译码的电流舵结构,输出满摆幅电流是40mA。该DAC基于SMIC 0.13μm CMOS工艺实现,DAC部分电路的面积为0.35mm×0.36mm,模拟电路采用3.3V电源,数字电路采用1.2V电源。电路流片测试结果表明:在信号频率为30MHz、采样频率为1GHz的情况下,无杂散动态范围(SFDR)测试结果为46.60dB。 展开更多
关键词 物理层 数模转换器 互补金属氧化物半导体 电流舵 无杂散动态范围
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部