便携应用DC-DC轻负载高效率的实现

提出了一种新颖的DC-DC环路控制结构.轻负载时芯片自动进入省电模式,通过检测反馈电压使其在待机状态与固定峰值状态切换工作,平均静态功耗以及开关功耗大大减小,提高了轻负载效率,延长了便携应用电池的使用时间.内部同步整流消除了肖特基二极管的使用,进一步提高了效率.该结构在一款0.5μm CMOS工艺的降压型DC-DC中进行了投片验证.输入电压3.6V,输出电压1.8V条件下,待机状态静态电流仅为25μA,0.1mA负载下效率高达62%,最高效率为96%.