基于改进sum-范数判据的高速铁路车网电气耦合系统稳定性研究

近年来国内相继出现多起高速铁路车网电气耦合系统电气量低频振荡,振荡严重时甚至导致动车组发生牵引封锁。针对这一问题,对产生低频振荡的高速铁路多CRH5动车组接入牵引供电网络耦合系统进行稳定性研究。首先,对我国AT牵引供电网和CRH5动车组四象限脉冲整流器进行了数学建模,并获得了该级联系统的回比矩阵;其次,提出了一种针对该系统稳定性分析的改进的sum-范数判据;然后,深入分析了提出判据的保守性;最后,通过与不同的范数判据比较,进行了高速铁路多CRH5动车组接入牵引供电网络耦合系统的稳定性分析,结果验证了提出的改进sum-范数判据分析的准确性和可靠性。

结直肠病变行内镜黏膜下剥离术的学习曲线分析

目的探讨结直肠病变行内镜黏膜下剥离术(endoscopic submucosal dissection,ESD)的学习曲线。方法回顾性分析2019年8月~2020年12月我院内镜中心ESD治疗结直肠病变的临床资料,手术均由我院同一位有食管和胃ESD经验的内镜专家完成。利用累积和(cumulative sum,CUSUM)曲线分析手术切除速度,通过CUSUM曲线分析确定各阶段的中位手术时间、整块切除、完全切除、不良事件发生率。结果CUSUM曲线的拐点可分为4个阶段,分别为25、31、28、28例。切除速度第2阶段较第1阶段明显提高[8.5(8.1,8.5)mm^(2)/min vs.5.3(4.4,5.7)mm^(2)/min,Z=-2.715,P=0.040],第3阶段切除速度显著高于第2阶段[14.1(13.5,15.2)mm^(2)/min vs.8.5(8.1,8.5)mm^(2)/min,Z=-3.479,P=0.003],第4阶段较第3阶段切除速度进一步提高[17.3(15.6,21.7)mm^(2)/min vs.14.1(13.5,15.2)cm^(2)/min,Z=-2.843,P=0.027]。ESD切除时间第3阶段较第2阶段明显缩短(Z=2.850,P=0.026),第4阶段与第3阶段差异无显著性(Z=-1.963,P=0.298),但第4阶段的病变面积较第3阶段明显增大(Z=-3.189,P=0.009)。4个阶段整块切除率、R0切除率、治愈性切除率无统计学差异(P>0.05)。不良事件发生率第3、4阶段较第1阶段显著下降(均P=0.043)。结论对于有食管和胃ESD经验的术者,掌握结直肠ESD需要25例的积累,达到熟练程度需要56例的积累。

结合小波金字塔的快速NCC图像匹配算法

针对传统的归一化互相关算法(NCC)计算量庞大、运算速度慢、正确率较低等问题,本文提出一种基于小波金字塔搜索策略的快速NCC图像匹配算法。该算法在归一化互相关算法的基础上,采用和表法分别计算图像均值、图像方差和图像间的互相关来降低运算的复杂度,减少算法的计算量;同时在选择特征点匹配搜索策略时,构造图像小波金字塔结构,利用分层匹配来提高图像匹配的效率。与其他算法进行对比,结果表明该算法获得的匹配点连线效果更好,所用的时间也量化,证明该算法不仅能提高匹配速度,还能改善匹配精度。

基于延迟求和的输气管道泄漏声波定位方法

针对基于互相关分析的输气管道泄漏声波定位方法因声速和延时估计误差导致定位误差大的问题,提出一种基于延迟求和的泄漏位置声波定位方法。在泄漏位置上下游各增设一个声波传感器,使用延迟求和法对增设传感器信号进行延时估计并计算上下游方向声速;以泄漏位置表征各传感器间的延时,再利用延时表达式构造加权向量对线性阵列输出加权,搜索输出峰值点即可完成定位。在实验室进行了定位实验,结果表明:对泄漏信号的3.7 kHz分量使用延迟求和法进行延时估计能够获得更加稳定的输出,定位平均误差率由互相关分析法的9.09%降低至2.04%,声速计算环节的加入以及基于延迟求和的线性阵列定位方法能够有效提高声波法定位精度。

辊式磨粉机和胶辊砻谷机差速传动工作原理的研究(一)

重点概括了目前我国对辊式磨粉机和胶辊砻谷机差速传动工作原理的研究。内容有 :研究概况 ;差速对辊的运动速度 ;差速对辊直径 ;线速差对脱壳、研磨的作用 ;线速和、产量、辊压的关系 ;对辊磨耗和运动速度的调节 ;

4π探测器获取系统多路模拟求和电路的研究

介绍了一种高速多路模拟求和电路 ,它接收≥ 2 0 m V的小幅度信号 ,在其 SUMBUS(求和总线 )产生每路 5 0 m V的输出信号。求和电路的输出信号可用于多重性鉴别和产生 4π多重探测器数据获取系统的 trigger信号。

陆地移动卫星信道高速仿真模型设计

文中提出了实现陆地移动卫星(LMS)信道高速仿真模型的方法。该方法采用莱斯正弦和法,基于四分之一周期三角函数查表法实现陆地移动卫星信道快速仿真模型设计,使系统在仿真的过程中,一方面避免了复杂的三角函数运算和乘法运算;另一方面,相对整周期查表法也大大节省了系统资源,此优点在设计对数高斯信道模型上体现尤为突出。

基于改进粒子群算法的毫米波大规模MIMO混合预编码方案

针对毫米波大规模多输入多输出(MIMO)系统中基于传统粒子群优化(PSO)算法的混合预编码方案,在迭代后期收敛速度较慢以及容易陷入局部最优值的问题,提出了一种基于改进PSO算法的混合预编码方案。首先,随机初始化粒子的位置矢量和速度矢量,并以最大化系统和速率为目标求解初始群体最优位置矢量;其次,更新位置矢量和速度矢量,并随机地选择更新后的两个粒子的个体历史最优位置矢量进行加权求和作为新的个体历史最优位置矢量,从中挑选出若干个使系统和速率最大的粒子,将其个体历史最优位置矢量的加权平均值作为新的群体最优位置矢量,并与之前的群体最优位置矢量比较,经过多次迭代形成最终的群体最优位置矢量即为所求的最佳混合预编码矢量,并对其进行归一化;最后,根据归一化后的混合预编码矢量设计最终的模拟预编码矩阵和数字预编码矩阵。仿真结果表明,与基于传统PSO算法的混合预编码方案相比,所提改进方案在收敛速度与和速率上都得到优化;其收敛速度提高约100%,且性能可以达到全数字预编码方案的90%,因此,该改进方案能够有效提升系统性能且加快收敛。

基于子矩阵分裂技术的高速LDPC译码器设计与实现

通过分析低密度奇偶校验(LDPC)码归一化最小和译码算法的特点,给出了LDPC码译码器整体结构和硬件实现的设计方案。通过分析与比较长码与短码的硬件实现参数,提出了一种在长码译码器两端分别增加串并、并串转换模块来提高译码速率以及能够提高译码并行度的译码校验矩阵的子矩阵分裂技术的设计思路。在具体的设计和实现中,详细介绍了译码器各模块的存储RAM与变量、校验节点更新处理模块的设计方案,同时还提出了迭代处理模块存储RAM的“空分”处理寻址方法。最后,测试结果表明,该译码器的稳定译码速率可达365 Mbps,从而实现了高速译码的设计要求,因此在卫星通信、5G移动通信等通信领域具有一定的应用前景。

基于可变减载率超速控制的双馈异步风机参与微电网调频研究

为了使双馈异步风机(DFIG)能够更好地参与微电网频率调节并减少有功控制成本,综合考虑风机向微电网输送有功功率和提供备用容量参与系统调频两方面因素,提出了变减载率超速控制法。计及风速出现概率,采用概率加权求和法,考虑减载成本、调频效益和调频恢复成本求解超速控制成本(COC),得到变减载率曲线。通过对一个含DFIG的微电网系统进行仿真分析,验证所提方法可有效改善微电网频率动态特性,减少风机有功控制成本,有利于微电网的稳定运行。

基于空间相关性的大规模多用户MIMO预编码

由于FDD(frequency-division duplex)系统的信道不具有互易性,使得大规模MIMO(multiple-input multiple-output)系统发射端对多天线信道信息的获取变得十分困难。为了解决基站获取信道状态信息的问题,可以采用双重结构预编码方案,将对长期CSIT处理的波束成形和随后对短期CSIT处理的线性预编码进行级联,可以有效地降低反馈开销。预编码矩阵由基于空间相关性的预波束成形矩阵和基于短期CSIT的传统预编码矩阵决定。通过将具有空间相关性的用户进行分组,并将分组后的用户的信道矩阵与基于空间相关性的相同的预处理矩阵相乘,使预编码信号空间的维度降低。

基于FPGA的高速并行DVB-S2标准LDPC译码

最新的CCSDS、DVB-S2等相关卫星标准都采用低密度校验(Low Density Parity Code,LDPC)码,其中DVB-S2中LDPC码由于码字长、码率多,不易于硬件实现。文章针对该码校验矩阵特性,给出一种基于改进最小和算法的高速并行译码器的FPGA实现方案。方案采用180并行,6bit位宽,在20次迭代下,基于Xilinx SC5VSX95T芯片的测试表明:设计方案支持200 MHz的时钟频率。

高旋掠飞弹载激光雷达稀疏点云插值算法

为解决掠飞弹载激光雷达点云数据稀疏的问题,提出一种区分边缘点与非边缘点的分类插值重构算法。通过待插值点邻域点集的高度差对待插值点分类;对边缘点采用改进的最近邻插值算法;对非边缘点采用邻域点集反距离加权插值算法。仿真结果表明新算法能有效保留距离像的边缘信息,为后续距离像的目标分割提供技术支持。

基于关系和积网络的社交网络链接预测

针对传统的链接预测模型推理方法通常只针对简单网络,只考虑单一的网络结构特征,难以适应不断复杂化的社交网络的问题,提出一种基于关系和积网络的链接预测方法,利用和积网络快速精确推理的能力进行链接预测.实验结果表明:该方法可以真实的还原社交网络的用户关系,比传统统计关系学习方法方法具有更快的推理速度和更高链接预测准确率.

QC_LDPC高速译码器的优化与实现

准循环低密度校验码(QC_LDPC码)以其优越的性能及较低的编译码复杂度得到了广泛的应用,目前,准循环LDPC码已成为CCSDS深空通信的方案之一。如何在FPGA上实现高速译码,则是QC_LDPC码应用的一个焦点。该文简单介绍了QC_LDPC码的译码实现过程,设计提出了快速处理校验节点迭代过程的实现方法,可以大大加快译码过程,尤其当校验矩阵行重较大时,有利于高速译码。