高速Viterbi译码器

文中给出基于软判决和回溯法的高速Viterbi译码器的设计和实现。该译码器采用新颖的幸存路径存储结构和回溯解码电路结构,幸存路径的存储器使用普通的单口RAM组成,能有效节省芯片面积;回溯解码电路简单、易实现,提高译码的速度。在Alera Stratix FPGA器件上仅用2500个LE的资源实现了(2,1,7)卷积码的译码器,达到100MHz以上的译码速度,该译码器适用于高速数字通信领域如数字电视广播等。

逐幸存传输路径多指数CPM减相位状态检测仿真

由于传统CPM减相位状态检测过于复杂,在CPM信号格状图转换时易产生非法路径,造成非相干序列增加,存在能耗高、信息在传输系统中被丢失的概率较大。据此提出逐幸存传输路径多指数CPM减相位状态检测方法。首先对逐幸存路径做初始化处理,将所有可能待接收信号状态转移路径,并根据最小路径度量选取逐幸存路径;其次将CPM信号格状图转换为时不变结构;为降低调节的复杂度,计算相位状态的分支度量,利用指数窗对其做截短处理;再此基础上为进一步减少网格状态,将网格合并,同时为避免非法路径的出现,引入判决反馈对其约束,从而达到减少非相干序列的目的,使检测操作更为简单。仿真结果表明,所提方法在降低检测复杂程度的基础上,降低了检测的能耗,且采用所提方法检测CPM减相位状态误比特率较低。

同址存储在(2,1,9)维特比译码器中的应用

维特比算法是卷积码的一种最大似然译码。维特比译码器中的存储部分,包括幸存路径的存储和路径度量的存储,其结构的选择对其占用硬件资源影响也不同。文章采用同址存储的方法来实现约束度为9的(2,1,9)维特比译码器中的幸存路径的存储,该方法相对于传统的寄存器存储、回溯法来讲,具有资源占用少、译码延时小等特点。同址存储是存储体的一种实现方法,较之别的存储方法,其优点是需要的存储单元较少。

超宽带系统中维特比译码器的设计与实现

提出一种超宽带系统中的维特比译码器,对混合幸存路径管理单元进行改进,使其最高工作频率提升25%,译码延时减少40个时钟周期。在Xilinx Virtex-5 XC5VLX330 FPGA上的实现结果表明,该维特比译码器能在240 MHz的时钟频率下正确工作。并行使用2个该译码器,可对系统中所有8种速率的数据译码。

无线通信中的低功耗维特比译码器设计

针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采用改进的路径相消方法,减少译码器的输出延迟,提高译码效率。性能分析结果表明,基于TSMC 0.18μm CMOS逻辑工艺,在1.62V,125℃操作环境下,该译码器数据最大速度为50MHz,自动布局布线后的译码器芯片面积约为0.212mm2,功耗约为23.9mW。

Viterbi译码器的幸存路径存储管理

介绍了Viterbi译码器的各种幸存路径存储管理方法。以3-指针偶回溯法为传统方法的代表,与改进的寄存器交换法进行了详细的对比,给出了两者在存储资源消耗、译码延时、硬件实现复杂度等方面的比较结果。

SBAS卫星信号的Viterbi译码优化方案

为了减少硬件处理的时间浪费,针对经由卷积编码的SBAS(Satellite-based Augmentation System)卫星信号,提出一种优化的Viterbi译码处理方案。该方案对译码数据流进行截断处理并进行性能补偿,通过Matlab平台对其进行建模仿真。仿真结果表明,该方案能够在节约硬件存储容量和减少数据处理压力的同时,获得与传统译码同等的译码性能,这为硬件实现提供了很好的参考依据。

一种适用于导航系统的维特比译码器电路设计与仿真

设计了一种适用于导航系统的低功耗、串行维特比译码器电路.介绍了设计的维特比译码器电路的整体结构和各部分硬件电路的设计与特点,仿真结果显示设计的维特比译码器电路能够正常译码,并能纠正传输过程中的错误比特;SMIC0.18μm工艺下的综合结果表明译码器电路的面积只有4102门,功耗为399.514μW.

一种同频重叠信号自适应盲分离算法

针对同频重叠信号的单通道盲分离问题,提出了一种自校正频偏和调整幸存路径数目的盲分离算法。针对两路QPSK信号同频重叠的且存在频率漂移等单通道信号盲分离,推导了基于过采样的信道参数估计模型,利用纠错编码的方法降低误码率,利用指数加权递归最小二乘法(RLS)估计信道参数,并利用估计出的信道参数校正频率漂移等带来的频率偏差,通过在逐幸存路径(PSP)算法调整幸存路径数目解决信道参数收敛和计算复杂度之间的矛盾,提高了频率漂移等变化信道下的参数估计性能,并降低了计算量。仿真结果表明,该算法能够较好地实现频偏自校正,弥补频率漂移带来的影响,同时可以大幅度降低计算量。

基于FPGA的高性能Viterbi译码器的设计与实现

对V iterbi译码器3个重要组成部分之一———幸存路径管理和存储模块进行优化设计,采用一种新的方法(改进的寄存器交换法)作为幸存路径管理方案,取消了译码时的回溯读操作。与采用传统回溯法的译码器相比,该译码器具有较低的译码时延、有效的存储空间管理和较低的硬件复杂度。在总体设计中对译码器的其他部分也进行了相应的优化设计,进行了综合布线后仿真,译码器输出的最大数据速率达到了90 Mbps。

裁员幸存者心理契约变化路径:不确定性规避的视角

为揭示裁员对幸存者心理契约变化路径的影响及裁员综合症的发生过程,以不确定性规避的视角,用社会交换理论做逻辑基础,构建裁员降低幸存员工与企业的社会交换平衡进而影响心理契约的变化路径模型,梳理出情感交换、利益交换和混合交换等多个路径。通过问卷调研获取124家企业有关裁员与心理契约的数据,使用结构方程进行实证分析。研究结果表明,在不确定性规避动机的引导下,裁员可显著降低幸存员工的工作满意度,增加离职倾向,导致幸存员工的情感和利益交换的低回报;基于社会交换的公平原则,员工会降低情感和利益投入,即降低组织承诺和工作投入,产生裁员后幸存员工低回报与低支出的新平衡;这种交换水平的低平衡状态最终影响员工的心理契约类型,导致员工与企业缔结更高程度的交易型契约和更低程度的关系型契约。研究结果有助于企业认识裁员的副作用,并指导其对裁员方式和激励幸存员工做出谨慎决策。