期刊文献+
共找到20篇文章
< 1 >
每页显示 20 50 100
(ZnBaLa)BO_3∶Eu^(3+)的合成与发光的研究 被引量:16
1
作者 常树岚 周子彦 +3 位作者 郭明申 王思宏 阚玉和 谢玉忠 《分子科学学报》 CAS CSCD 2001年第4期242-246,共5页
高温固相扩散法合成了发光材料Zn1.5xBa1.5yLa1-x -y-z)BO3∶Eu3+ z(x +y +z <0 .4) .对样品进行了XRD和IR分析 ,结果表明 :在空气中 90 0℃条件下 ,合成了荧光体样品 ,LaBO3 中La3 + 离子被部分Zn2 + 和Ba2 + 离子取代使晶系发生了... 高温固相扩散法合成了发光材料Zn1.5xBa1.5yLa1-x -y-z)BO3∶Eu3+ z(x +y +z <0 .4) .对样品进行了XRD和IR分析 ,结果表明 :在空气中 90 0℃条件下 ,合成了荧光体样品 ,LaBO3 中La3 + 离子被部分Zn2 + 和Ba2 + 离子取代使晶系发生了变化 ,LaBO3 属于正交晶系 ,而 (Zn0 .2 7Ba0 .2 4 La0 .61)BO3∶Eu3+ 0 .0 5经过XRD属于立方晶系 ,a =0 6 397,V =0 2 6 18nm3.扫描电镜测其晶貌 ,平均粒度为 2 2 μm左右 .样品的激发光谱和发射光谱显示 :在基质BO3 结构中O2 —Eu3+ 的CT带位于 2 95nm ,Eu3+ 的强发射来自5D0 →7F1和5D0 →7F2 跃迁 。 展开更多
关键词 稀土硼酸盐 基质 合成 发光 发光材料 高温固相扩散法
下载PDF
FPGA的VHDL设计策略 被引量:4
2
作者 罗旻 沈绪榜 高德远 《小型微型计算机系统》 CSCD 北大核心 2003年第7期1194-1196,共3页
大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高
关键词 FPGA(现场可编程逻辑门阵列) VHDL(硬件描述语言) 可综合
下载PDF
胆盐水解酶合成条件的优化 被引量:3
3
作者 王玉文 李平兰 +2 位作者 王延祥 刘慧 张艳 《中国乳品工业》 CAS 北大核心 2006年第12期13-16,共4页
以MRS,MRS肉汤,改良MRS为基础培养基,考察了培养基对菌株产胆盐水解酶活力的影响,确定了MRS肉汤为基础培养。对KTx在MRS肉汤中最适碳源、氮源、培养温度、培养基起始pH值、刺激因子作了单因素试验,得出最适碳源为葡萄糖,最适氮源为大豆... 以MRS,MRS肉汤,改良MRS为基础培养基,考察了培养基对菌株产胆盐水解酶活力的影响,确定了MRS肉汤为基础培养。对KTx在MRS肉汤中最适碳源、氮源、培养温度、培养基起始pH值、刺激因子作了单因素试验,得出最适碳源为葡萄糖,最适氮源为大豆蛋白胨,最适培养温度37℃,最适培养基起始pH值为5.5~6.0,最适刺激因子吐温80。在此基础上选择葡萄糖、大豆蛋白胨、培养温度、接种量进行L16(44)四因素四水平正交试验。结果表明,对胆盐水解酶活力影响因子水平:葡萄糖>大豆蛋白胨>培养温度>接种量;最佳产胆盐水解酶条件:葡萄糖4%,大豆蛋白胨2%,接种量2%(均为质量分数),培养温度为37℃。优化后菌株的产酶活力可提高到优化前的13.4倍。 展开更多
关键词 胆盐水解酶 优化 合成条件
下载PDF
VHDL语言高级综合子集的确立及其实现方法 被引量:9
4
作者 张东晓 刘明业 《计算机学报》 EI CSCD 北大核心 1997年第3期198-205,共8页
越来越多的高级综合系统采用或接受VHDL语言作为设计输入,但VHDL语言的语义本质是基于模拟而非基于高级综合的,许多语法现象不能或不适于进行综合.本文系统地分析了VHDL语言的可综合性问题,详细讨论了VHDL语言的各... 越来越多的高级综合系统采用或接受VHDL语言作为设计输入,但VHDL语言的语义本质是基于模拟而非基于高级综合的,许多语法现象不能或不适于进行综合.本文系统地分析了VHDL语言的可综合性问题,详细讨论了VHDL语言的各种语法现象的可综合性,并结合实际系统分析了VHDL语言高级综合子集的确立及实现方法. 展开更多
关键词 VHDL语言 高级综合 综合子集 可综合性
下载PDF
均苯四甲酸四(2-乙基己)酯的研究开发 被引量:2
5
作者 吴军 张木存 陈东 《安徽化工》 CAS 2003年第5期11-12,共2页
利用钛酸四异丙酯作催化剂,均苯四甲酸二酐与辛醇(2-乙基己醇)合成均苯四甲酸四(2-乙基己)酯(TOPM),其最佳反应条件为:反应温度200~210℃,醇过量20%,催化剂用量为0.3‰,反应时间2小时,酸值可小于0.5mgNaOH/g;脱醇温度为170~180℃(20KP... 利用钛酸四异丙酯作催化剂,均苯四甲酸二酐与辛醇(2-乙基己醇)合成均苯四甲酸四(2-乙基己)酯(TOPM),其最佳反应条件为:反应温度200~210℃,醇过量20%,催化剂用量为0.3‰,反应时间2小时,酸值可小于0.5mgNaOH/g;脱醇温度为170~180℃(20KPa绝压下),脱醇时间为1小时;活性炭加入量为0.5‰,在140~150℃时加入. 展开更多
关键词 均苯四甲酸四(2-乙基己)酯 研究 开发 钛酸四异丙酯 催化剂 均苯四甲酸二酐 辛醇(2-乙基己醇)
下载PDF
噻吩生产及市场应用 被引量:9
6
作者 李洪国 张洪林 《化工中间体》 2005年第4期14-16,共3页
本文总结了噻吩生产及应用情况,介绍了各种噻吩衍生物的制备方法及用途。对国内噻吩市场做了初步分析,并对噻吩行业的发展提出了建议。
关键词 市场应用 噻吩衍生物 制备方法 应用情况 初步分析
下载PDF
微处理器设计中的时序验证及优化 被引量:2
7
作者 朱宇耀 苏凯雄 陈建 《现代电子技术》 2012年第8期147-149,153,共4页
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可... 为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期。 展开更多
关键词 微处理器 关键路径 可综合代码设计 静态时序分析
下载PDF
采用吞脉冲技术小数分频器的FPGA实现 被引量:8
8
作者 潘明 龚然礼 《计算技术与自动化》 2003年第3期26-29,共4页
给出了一种新型的基于FPGA的吞脉冲小数分频器,推导了小数分频器输出频率与输入频率之间的函数关系,给出了基于MATLAB的数学仿真和基于MAX_PLUSII的FPGA功能仿真波形。实验结果表明,输出信号频率与预置删除脉冲数之间是线性变化的。
关键词 FPGA 可编程逻辑器件 小数分频器 吞脉冲技术 数学仿真
下载PDF
用Verilog HDL进行可综合RTL设计概述 被引量:1
9
作者 牛英山 孙佳佳 《微处理机》 2009年第3期12-13,17,共3页
VerilogHDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域。在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格。
关键词 硬件描述语言 可综合 代码风格
下载PDF
可综合RTL级电路模型
10
作者 杨波 高德远 王党辉 《计算机工程与应用》 CSCD 北大核心 2000年第12期17-18,30,共3页
高层次设计方法使电路的设计发生了巨大的变化,但许多设计者在使用时却感到从语言模型到电路模型的差异使得他们很难掌握这种方法,电路设计后仿真通过率低.文章结合VHDL语言探讨了高层次设计方法在具体设计中的应用,通过明确各种电路的... 高层次设计方法使电路的设计发生了巨大的变化,但许多设计者在使用时却感到从语言模型到电路模型的差异使得他们很难掌握这种方法,电路设计后仿真通过率低.文章结合VHDL语言探讨了高层次设计方法在具体设计中的应用,通过明确各种电路的描述方法,提高电路描述的正确性,从而能最大限度地发挥高层设计方法的优点. 展开更多
关键词 高层次设计方法 集成电路 电路模型 RTL
下载PDF
面向有限目标集的无冲突无线射频识别技术
11
作者 李小芳 张民选 徐炜遐 《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期7-12,共6页
为了解决多目标识别问题,提出了一种基于频分多址、面向有限目标集的无冲突无线射频识别(RFID)技术,并通过了模拟实验的验证.结果表明,所构建的RFID系统具有无冲突、识别速度快、灵敏度高等优点,适用于电子物品监视、幼儿园管理等目标... 为了解决多目标识别问题,提出了一种基于频分多址、面向有限目标集的无冲突无线射频识别(RFID)技术,并通过了模拟实验的验证.结果表明,所构建的RFID系统具有无冲突、识别速度快、灵敏度高等优点,适用于电子物品监视、幼儿园管理等目标集大小有限的应用领域. 展开更多
关键词 无线射频识别 频分多址 频率合成器 负载调制
下载PDF
基于VHDL的可综合设计的研究
12
作者 黄良俊 王汝传 王华 《南京邮电学院学报(自然科学版)》 2003年第2期64-67,共4页
对采用VHDL进行可综合设计进行了研究和分析,并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案,通过设计实例进一步分析了设计的综合和实现效果。
关键词 VHDL 可综合设计 超高速集成电路硬件描述语言 可编程逻辑器件 电子设计自动化
下载PDF
EDA在数字电路教学中的应用
13
作者 高玲 李景丽 《办公自动化(综合月刊)》 2008年第4期53-54,共2页
本文介绍了EDA在数字电路教学过程中的应用,利用Max+PlusⅡ软件进行了数字电路实验的仿真验证,实现了很好的教学效果,对学生实践能力的培养具有重要作用。
关键词 数字电路 Max+PlusⅡ 硬件描述语言 仿真 综合
下载PDF
基于FPGA的∑-ΔD/A转换器的设计与实现 被引量:4
14
作者 赵东方 唐红雨 朱伟兴 《微计算机信息》 北大核心 2005年第06Z期99-100,128,共3页
数模转换器可以将一个二进制数字量转换成与该数字量成正比的电压值,可应用于可编程电压源、波形发生器等。本文采用数字化技术,用FPGA实现了一个简单的一阶8位∑-Δ型DAC,只占用几个CLB。FPGA的速度和柔性的输出结构非常适合该DAC的实现。
关键词 ∑-△D/A FPGA VeriiogHDL 可综合性
下载PDF
基于有向图深度优先遍历的组合反馈环路检测算法 被引量:7
15
作者 倪韬雍 金乃咏 《计算机应用与软件》 CSCD 北大核心 2008年第6期76-77,80,共3页
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法... 分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法对过程赋值语句进行范式化,从而判别哪些过程赋值是会生成组合逻辑电路。3)用有向图深度优先遍历方法发现组合反馈回路,以检测数字逻辑设计中组合回路的陷阱。并分析了算法复杂性。 展开更多
关键词 组合逻辑反馈 仿真 可综合设计 有向图 深度优先遍历
下载PDF
基于Verilog HDL的高速可综合FSM设计 被引量:1
16
作者 王鹏 郭忠文 《计算机工程与设计》 CSCD 北大核心 2006年第11期2017-2019,2104,共4页
有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合... 有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机。最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格。 展开更多
关键词 有限状态机 VERILOG HDL 可综合 编码风格
下载PDF
可综合FPGA SEU容错方法研究 被引量:1
17
作者 沈凡 王东 +4 位作者 蒲恩强 方倪 徐德利 王辉 龚祺 《电子设计工程》 2022年第14期175-179,共5页
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilo... FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中。为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态。该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值。 展开更多
关键词 三模冗余 单粒子翻转 可综合现场可编程门阵列 电路纠错
下载PDF
高级综合前的检查和转化
18
作者 孟晗 刁岚松 杨凯 《计算机工程与应用》 CSCD 北大核心 2003年第9期29-31,共3页
Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前... Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。 展开更多
关键词 高级综合 VHDL 可综合子集 可综合风格
下载PDF
原位合成WC_p/W丝增强铁基复合材料的组织与性能 被引量:1
19
作者 牛立斌 许云华 +1 位作者 蔡美 张夏妮 《金属热处理》 CAS CSCD 北大核心 2009年第6期49-52,共4页
在1 100℃和1 150℃下,钨丝和灰口铸铁中的石墨相原位合成WC颗粒,该颗粒与未反应的钨丝协同增强灰口铸铁,得到铁基复合材料。通过SEM、XRD、EDS、微观硬度和干式销盘磨损测试等手段,对复合试样进行组织形貌观察及性能测试。结果表明,在1... 在1 100℃和1 150℃下,钨丝和灰口铸铁中的石墨相原位合成WC颗粒,该颗粒与未反应的钨丝协同增强灰口铸铁,得到铁基复合材料。通过SEM、XRD、EDS、微观硬度和干式销盘磨损测试等手段,对复合试样进行组织形貌观察及性能测试。结果表明,在1 150℃时,原位合成的WC颗粒较大,其复合材料在小的载荷下耐磨性较好;而在1 100℃时,原位合成的WC颗粒细小,其复合材料在大的载荷下耐磨性较好。合成反应的机理受到反应物的扩散速度的影响。 展开更多
关键词 钨丝 铁基复合材料 原位合成 WC 反应机理
原文传递
An all-digital synthesizable baseband for a delay-based LINC transmitter with reconfigurable resolution
20
作者 韩越 乔树山 黑勇 《Journal of Semiconductors》 EI CAS CSCD 2014年第11期98-106,共9页
The linear amplification with nonlinear component transmitter is a promising solution to high efficiency and high linearity amplification for non-constant envelope signals. An all-digital synthesizable baseband for a ... The linear amplification with nonlinear component transmitter is a promising solution to high efficiency and high linearity amplification for non-constant envelope signals. An all-digital synthesizable baseband for a delay-based LINC transmitter is implemented. This paper proposes a standard-cell based synthesizable methodology which can be applied in the ASIC process efficiently without performance degradation compared to the manual layout. A scheme to overcome the limited resolution of conventional phase detectors is proposed. It employs alter- native phase detector structures to provide reconfigurability for higher resolution after fabricating, resulting in an 11 ps resolution improvement. Due to the PVT variation, an adaptive calibration scheme focusing on the inherent imbalance between two delay lines is depicted, which reveals an effective EVM enhancement of 5.37 dB. This baseband chip is implemented in 0.13 μm CMOS technology, and the transmitter with the baseband has an EVM of-28.96 dB and an ACPR of-29.51 dB, meeting the design requirement. 展开更多
关键词 low power linear amplification with nonlinear component (LINC) ALL-DIGITAL synthesizable
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部