An efficient adapting virtual intermediate instruction set towards optimized dynamic binary translator (DBT) system

A new efficient adapting virtual intermediate instruction set,V-IIS,is designed and implemented towards the optimized dynamic binary translator (DBT) system.With the help of this powerful but previously little-studied component,DBTs can not only get rid of the dependence of machine(s),but also get better performance.From our systematical study and evaluation,experimental results demonstrate that if V-IIS is well designed,without affecting the other optimizing measures,this could make DBT's performance close to those who do not have intermediate instructions.This study is an important step towards the grand goal of high performance "multi-source" and "multi-target" dynamic binary translation.

基于QEMU的SIMD指令替换浮点指令框架

现在,几乎每个处理器架构都已经加入了对SIMD(single instruction multiple data)指令的支持,SIMD指令能同时对一组数据执行相同的操作,通过数据并行来提高处理器的处理性能.但是大部分动态二进制翻译器忽略了本地SIMD指令的利用,而是以软件语言实现来模拟浮点计算.本文提出了一种基于QEMU翻译系统的FP-QEMU框架,FP-QEMU框架采用SIMD指令来优化替换浮点计算指令,并在X86和ARM平台上完成了完整的浮点实现.该框架可以识别动态二进制翻译系统中的浮点计算优化机会并利用SIMD指令来提升系统翻译的性能.采用SPEC 2006作为测试基准,实验表明相比QEMU,FP-QEMU跨平台的ARM应用在X86计算机上运行的最高加速比可达51.5%,平均加速比达到37.42%.

以RISC-V为目标的动态二进制翻译代码质量优化方法

动态二进制翻译是解决一款指令集面临生态系统壁垒问题的主流技术,通过将二进制程序从源指令集翻译成目标指令集,可以在目标指令集的处理器上运行源指令集的应用程序.动态二进制翻译技术的一大挑战是如何生成高质量的目标指令序列,尤其当源指令集和目标指令集存在差异时.为探究该问题,以RISC-V64指令集为目标指令集,分析了当RISC-V64,RISC-V32,MIPS32,x86分别作为源指令集时,影响动态二进制翻译技术翻译质量的因素.针对这些因素,分别提出相应优化方法,并借助RISC-V B扩展和RISC-V P扩展中的部分指令提升翻译质量.最后,提出一个新的动态二进制翻译程序DBT-FEMU实现优化.在模拟器和FPGA中的评估数据显示,运行SPEC CPU2006的整数基准程序时,优化方法可使目标程序所执行的动态指令数平均减少57%,平均性能达QEMU-i386的4.12倍.

动态二进制翻译与优化技术研究

动态二进制翻译技术是一种即时编译技术,它将针对源体系结构编译生成的二进制代码(源机器码)动态翻译为可以在目的体系结构上运行的代码(翻译码).动态优化技术是指在运行时获取动态信息并进行代码优化的技术.动态二进制翻译及优化系统使得源软件无需重编译就可以直接在目标体系结构上高效地运行.目前几种比较有影响的动态二进制翻译及优化系统有Intel公司的IA-32 Execution Layer,IBM公司的DAISY,Transmeta的CMS及HP的Dynamo等.这些系统对动态二进制翻译系统关键技术有不同的实现.对动态二进制翻译和优化技术的研究是计算机领域的研究热点,具有深远的现实意义和应用前景.

动态二进制翻译中全寄存器直接映射方法

二进制翻译是不同体系结构之间软件移植的重要手段。体系结构和硬件环境上的差别,可以通过二进制翻译系统来弥补,在翻译过程中往往使用多条本地指令模拟一条目标指令,翻译代码规模随之显著增加,从而导致被翻译程序的执行效率下降。寄存器作为处理器和内存交换信息的重要存储部件,寄存器的模拟器方式对于程序的性能有着至关重要的影响。为了提高特定平台翻译后代码的执行效率,提出了在动态二进制翻译机制中使用全部寄存器直接映射方法,详细分析了二进制翻译中的上下文切换原理和寄存器访问范围,为异构平台之间寄存器直接映射提供方法指导。利用QEMU模拟器,把x86架构的8个通用寄存器全部的直接映射到MIPS架构的对应寄存器,在此基础上,进行大量的指令翻译规则的简化。实验数据表明,该方法可以有效简化指令翻译,降低代码膨胀率,使得SPEC CINT 2000测试程序在龙芯CPU上翻译后代码运行时间下降了30%-40%。

TCG动态二进制翻译技术研究

动态二进制翻译是一种即时编译技术,能在运行时将一种指令集体系结构的二进制代码实时翻译成可在另一种指令集体系结构下运行的代码。针对TCG(Tiny Code Generator)动态二进制翻译技术,首先对其基本原理进行研究,分析它的分层机制和翻译过程;然后对翻译块查询与缓存策略、TCG上下文维护,以及中间表示的分类和属性特点进行研究,并给出目标代码的生成步骤和及其常用的两种优化方式。这两种优化方式均在翻译阶段进行,具有实际的优化价值。

动态二进制翻译缓存的分区管理机制研究

研究现有的翻译缓存管理方法,针对其维护效率低下的问题,提出一种动态二进制翻译缓存的分区管理机制。该机制将整个翻译缓存划分为N个相等的子区域,从而实现区域与区域内部的2级管理。实验结果表明,该机制保持了翻译块持续较高的命中率,可以避免缓存碎片的产生,并有效提升系统执行效率。

基于动态二进制翻译技术的仿真器研究

以动态二进制仿真器QEMU为平台,分析动态二进制翻译技术在仿真器开发中的应用,研究QEMU的翻译机制、优化策略、关键技术,并对相关重要代码进行解析。对仿真CPU的性能进行测试,结合分阶段的测试结果,从中找出制约仿真CPU性能的关键阶段,为后续的优化工作提供参考依据。

基于动态反馈的标志位线性分析算法

二进制翻译可以用于解决遗产代码的迁移问题,也可以实现不同硬件平台之间软件的通用.如果源平台通过标志位进行条件跳转,那么如何处理标志位就成为翻译中的一个重要问题,对翻译的代码质量起着决定性作用.提出标志位线性分析算法,复杂度为线性,基本上能够消除所有的标志位冗余计算,提高了动态执行的效率.基于动态profiling技术,消除了间接跳转的基本块标志位冗余计算.分析了spec2000中的大部分整点测试例子,实验结果表明,EfLA(Eflag linear analysis)算法对于大运算量的程序是非常有效的.

动态二进制翻译的多线程并行优化研究

为了充分利用多核CPU来实现动态二进制翻译的并行化,研究了用多线程将翻译阶段和执行阶段并行优化的方法,提供了并行化系统的程序流程。并根据翻译与执行的时序及相关性,设计实现了一种超前翻译算法,它能够有效预测程序的执行路径,为翻译过程提供导向作用。实验结果表明,该优化方法提高了翻译缓存中基本块的命中率,使执行阶段尽量不被中断,进而提升了执行效率。

动态二进制翻译中的代码Cache管理策略

就代码cache的管理提出了CPB(cache-piece-block)策略,它具有全清空、FIFO和LRU策略的优点,并且考虑到程序的时间空间局部性和cache替换开销,从而实现了对代码cache的高效管理。

一个动态二进制翻译系统的设计与实现

目的 使原有航空电子系统机载计算机软件能在新升级的高性能处理器上应用,并引出二进制翻译技术。方法 采用在新处理器上建虚拟机的方法,应用动态翻译技术,从原软件被编译过的二进制可执行目标代码出发,得到新处理器环境下的可执行代码。结果 解决了航空计算机升级换代中的关键问题,实现了一个为满足新型航电系统处理器升级而研制的动态二进制翻译系统(BTASUP系统),最后提出了二进制翻译技术目前尚未突破的一些领域和未来的发展。结论 该系统具有非常重要的工程价值。

降低协同设计虚拟机启动开销的译码后指令缓存技术

协同设计虚拟机采用动态二进制翻译实现不同体系结构间的二进制兼容,对源指令的翻译和处理影响了协同设计虚拟机的启动性能.研究发现,在一个采用解释执行和翻译相结合的协同设计虚拟机中,处理非热点代码的解释执行是虚拟机启动开销的主要来源.发现了协同设计虚拟机中的解释例程局部性,并提出了一种硬件译码后指令缓存结构DICache(decoded instruction cache),用于存储解释执行过程中译码后的指令信息,开发解释例程的局部性,避免大量重复的译码操作.在一个协同设计虚拟机上对DICache进行评估,采用一组SYSmark 2004 SE商业应用测试程序进行测试.结果表明,DICache可以有效减少重复译码量,将协同设计虚拟机的启动性能平均提高约2.4倍.与相关的优化技术相比,DICache的性能更好,且具有更强的适用性.

一种优化的跨平台可逆调试器

针对大型软件系统中调试效率低下以及并发程序错误难以重现的问题,设计和实现了基于虚拟技术的可移植优化逆向调试器(PORD).PORD动态翻译被调试程序的二进制可执行代码,并且在翻译过程中向检查点处植入代码来保存程序运行状态,使程序在执行过程中以增量的形式自动生成状态日志.PORD中集成的功能扩展的GDB远程控制虚拟机,根据检查点的状态日志重建历史执行状态,从而达到逆向执行目的.当被调程序与宿主机有相同的指令集架构时,动态二进制翻译就被优化为直接拷贝执行被调试程序的二进制可执行码,使被调程序能够以接近本地速度的速度执行.实验结果表明,PORD可以为程序提供快速的可移植的逆向调试环境.

动态二进制翻译器QEMU中冗余指令消除技术研究

计算机体系结构的不断发展,使得代码迁移工作变得尤为重要,在这种背景下,二进制翻译技术应运而生。二进制翻译技术使得在已有的体系结构下生成的可执行文件自动迁移到新的体系结构中成为可能。以龙芯2F处理器为硬件平台,研究二进制翻译器QEMU中冗余指令的删除优化技术,使用代码活性分析方法来降低代码膨胀度,提高执行效率。该优化技术带来的优化效果超过其自身开销,具有实际优化价值。

动态二进制翻译中基本块重叠冗余的优化

动态二进制翻译技术通常采用基本块作为翻译和执行的基本单元，动态翻译中的基本块在划分过程中存在重叠冗余的情况，即当前翻译的基本块可能是一个已经过翻译的基本块子集，或者包含一个已翻译的基本块，这增加了翻译开销。该文从优化动态二进制翻译角度出发，检测、消除由基本块重叠冗余带来的开销。实验表明，在动态二进制翻译过程中存在5％左右的基本块重叠率，通过消除这些冗余可以将翻译和执行的性能提高1％～4％。

二进制翻译中解释器指令缓冲区管理策略分析

二进制翻译一般是为了解决遗产代码的问题,同时也可以实现不同硬件平台之间软件的通用。解释执行是二进制翻译不可或缺的一部分。CISC结构的x86指令由于可变长,反汇编较固定指令字长的RISC结构复杂。为了后续的模拟,需要把x86的机器码提升为和汇编码平行的一种结构——IR1结构。该文讨论了这种IR1存放的缓冲区的管理策略对系统性能的影响。

一种动态二进制翻译中间接分支目标地址查找算法

如何提高性能是动态二进制翻译中的核心研究问题.动态二进制翻译技术以分支指令结尾的基本块是翻译和执行的基本单元,基本块之间的跳转关系由分支指令确定.间接分支的目标地址在运行时才能确定,优化比较困难.已有工作表明间接分支目标地址的处理是影响动态二进制翻译系统性能的重要因素.经过我们的实验分析表明间接分支的目标地址分布具有较好的局部性,在此基础上提出一个带私有缓存的间接分支目标的查找算法,利用私有缓存对间接分支的目标地址进行预测,分支目标良好的局部性带来了高的预测成功率,从而减少了上下文切换的次数,并且使得X86体系结构下SPEC CPU2000 INT测试集程序在龙芯平台上翻译执行时间平均减少了10%-20%.

一个用户级动态二进制翻译系统的设计与实现

本文介绍了一个x86Linux系统下动态二进制翻译系统的设计与实现,该系统将IA 32用户级整数代码翻译到一个RISC指令集并由模拟器执行目标代码;详细描述了该系统的总体组成、目标结构模拟器、代码翻译过程以及翻译过的代码的执行。

动态二进制翻译中的跳转优化技术

作者介绍了正在研究的动态二进制翻译系统中使用的跳转优化的技术,分别是直接跳转优化和间接跳转优化.实验结果证明,由于直接跳转优化回避了一般二进制翻译系统中每个基本块之间必要的切换判断,因而取得了明显的性能提高.